数字电子基础 重庆大学典型组合逻辑电路
《数字电子技术基础》教学课件第3章 组合逻辑电路
&
A
&
&Y
B
&
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB• B = AB • A + AB • B
= AA + B+ BA + B = AB + AB
2）、根据逻辑表达式列真值表
AB
Y
3）、由真值表分析逻辑功能
00
0
01
1
当AB相同时，输出为0
10
1
当AB相异时，输出为1 异或功能。 1 1
常用3线—8线译码器有74LS138
74LS138
逻辑符号（输出0有效）：
S1 S2 S3
A2 A1 A0
它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平（高电平）。
3、综合 1）同理,四位二进制译码器为4线—16线译码器
Y1 = A1 A0 = m1
Y2 = A1 A0 = m2
Y3 = A1 A0 = m3
5）常用集成2线—4线译码器
74LS139： 双2线—4线译码器
Y13Y12Y11Y10 Y23Y22Y21Y20 74LS139
S1 A11 A10 S2 A21 A20
2、三位二进制译码器
三位二进制译码器即3线—8线译码器， Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
（3）化简。
得最简与—或表达式： L = AB + BC + AC （4）画出逻辑图。
如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非—与非表达式：
最新数字电子技术基础电子教案——第3章组合逻辑电路.docx
第 3 章组合逻辑电路数字系统中常用的各种数字器件，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。
3.1组合逻辑电路的分析方法和设计方法3.1.1组合逻辑电路的基本概念1.组合逻辑电路的定义组合逻辑电路是指在任一时刻，电路的输出状态仅取决于该时刻各输入状态的组合，而与电路的原状态无关的逻辑电路。
其特点是输出状态与输入状态呈即时性，电路无记忆功能。
2.组合逻辑电路的描述方法组合逻辑电路模型如图 3.1 所示。
图 3.1组合逻辑电路的一般框图3.1.2组合逻辑电路的分析方法组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程，实际上就是根据逻辑图写出其逻辑表达式、真值表，并归纳出其逻辑功能。
1.组合逻辑电路的分析步骤（ 1）写出逻辑函数表达式（ 2）化简逻辑函数式（ 3）列真值表（ 4）说明功能3.1.3组合逻辑电路的设计方法组合逻辑电路设计主要是将客户的具体设计要求用逻辑函数加以描述，再用具体的电路加以实现的过程。
组合逻辑电路的设计可分为小规模集成电路、中规模集成电路、定制或半定制集成电路的设计，这里主要讲解用小规模集成电路（即用逻辑门电路）来实现组合逻辑电路的功能。
1.组合逻辑电路设计步骤（1）列真值表。
根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出。
（2）写表达式，并化简。
通过逻辑化简，根据真值表写出最简的逻辑函数表达式。
（3）选择合适的门器件，把最简的表达式转换为相应的表达式。
（4）根据表达式画出该电路的逻辑电路图。
3.2编码器3.2.1编码器的原理和分类把若干位二进制数码0 和 1，按一定的规律进行编排，组成不同的代码，并且赋予每组代码以特定的含义，叫做编码。
实现编码操作的电路称为编码器。
1.二进制编码器实现用 n 位二进制数码对 N（ N=2n）个输入信号进行编码的电路叫做二进制编码电路。
其特点是，任一时刻只能对一个输入信号进行编码，即只允许一个输入信号为有效电平，而其余信号均为无效电平。
数字电子技术基础组合逻辑电路
设 A、B、C 同意提案时取值 为 1，不同意时取值为 0；Y 表达 表决成果，提案经过则取值为 1， 不然取值为 0。可得真值表如右。
ABC Y 000 0 001 0 010 0
(2)化简输出函数，并求最简与非式 0 1 1 0
BC
100 0
A 00 01 11 10 Y=AC+AB
0 0 00 0
4.3 若干常用组合逻辑电路
4.3.1 编码器 • 编码：将输入旳每个高/低电平信号变成一
种相应旳二进制代码
《数字电子技术基础》第五版
编码
将具有特定含义旳信息编 成相应二进制代码旳过程。
编码器(即Encoder)
实现编码功能旳电路
被编 信号
编 码 器
二进制 代码
编码器
二进制编码器 二-十进制编码器 优先编码器
1 0 0 1
0 1 1 1
由式卡可 诺C位进i(画图-13位体)出为C入分。将现i其：-当S直1析这两i =相输接A逻种个1i加由入推B，01辑功一i有，出C不S功能位ii0奇-S整体然1能0旳二i 数个为现S电进0个i1电式本1=路制路可0位1称1数。11时1旳知和为，A输，，1全1i0出C、加i逻B器为可i辑。向与列式高低出。位真位值产来表生旳为进旳
• 例：8线-3线优先 1 0 0 0 0 0 0 0 0 0 0
编码器 • （设I7优先权最
Y2
I7
I
' 7
I
6
I
' 7
I
' 6
I
5
I
' 7
I
' 6
I
' 5
I
4
高…I0优先权最低）
组合逻辑电路的分析
数字电子技术基础
9
竞争-冒险现象
两个输入信号同时向相反的逻辑电平跳变，
输出端可能会产生尖峰脉冲。
检测
存在 = + ′ 或 = · ′
如 = + ′ 令 = =
消除
修改逻辑设计： = + ′ +
计算机系
数字电子技术基础
(4)由真值表分析电路的逻辑功能。
计算机系
数字电子技术基础
6
实例
例1 分析图1所示电路的逻辑功能。
Bˊ
(AB ˊ) ˊ
((AˊB) ˊ(ABˊ) ˊ) ˊ
Aˊ
SH
(AˊB) ˊ
A
B
((AB) ˊ) ˊ
(AB) ˊ
CH
图1 组合逻辑电路
计算机系
数字电子技术基础
7
实例
(1)输出端的逻辑函数式
S H ((A B ) • (AB ) )
10
课堂练习
分析图2所示电路的逻辑功能。
A
B
C
Y
图2
计算机系
数字电子技术基础
11
组合逻辑电路的分析
计算机系
数字电子技术基础
1
回顾
门电路：
Y=AB
计算机系
Y=A+B
数字电子技术基础
Y=A′
2
回顾
门电路：
计算机系
数字电子技术基础
3
组合逻辑电路的特点:
任意时刻的输出仅仅取决于该时刻的输入，
与电路原来的状态无关。
功能特点：无记忆作用，输出只取决于当
前输入，与电路过去的状态无关。
C H ((AB ) )
电工电子1-4
电工电子学（下）
第一章 组合逻辑电路 1-4 基本逻辑门
三人表决器
F ABCABCABCABC
逻辑变量 逻辑函数 逻辑电路
逻辑门
“与”逻辑门
• 与逻辑：决定事件F的所有条件A和B同时满足时，事件F才发生 。
+
-
A
BF
设开关接通为“1”，断开为“0” 灯亮为“1”，暗为“0”
设开关接通为“1”，断开为“0” 灯亮为“1”，暗为“0”
10 1 11 1
“或”逻辑门
逻辑表达式： F=A+B
或门图形符号：
A
1
F
B
见“1”出“1”，全“0”出“0”
“非”逻辑门
• 非逻辑：决定事件F的条件A不具备时，事件F才发生。
+A
A
F-
设开关通为1，断为0 灯亮为1，灯为0
真值表：
AF 01 10
“与或非”逻辑门
A
B
& 1
F
C
&
D
逻辑表达式:
F AB CD
“异或”逻辑门
只有当A、B取值相异时，函数F的取值才为1。
逻辑表达式：
F AB AB A B
真值表：
AB F
逻辑门符号：
A
1
F
B
异或符号
0 00 011 1 01 110
“同或”逻辑门
只有当A、B取值相同时，函数F的取值为1 。
真值表： AB F 00 0 01 0 10 0 11 1
“与”逻辑门
逻辑表达式： F=A•B=AB 与门的图形符号：
第三章组合逻辑电路
（一）二进制译码器
八个译码输出的逻辑表达式：
每一个输出都对应着一种输入状态的组合， 所以也叫做状态译码器。
第三章组合逻辑电路
2． 3线-8线译码器 74HC138
1
第三章组合逻辑电路
利用74HC138的使能端E 2
，可以扩展译码器输入
的变量数。74HC138构成的4线-16线译码器。
第三章组合逻辑电路
74HC138所构成的八路数据分配器的逻辑框图
第三章组合逻辑电路
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数进行 比较，用来比较两组数字的电路称为数字比较器。只比较两组数 字是否相等的数字比较器称同比较器。不但比较两组数是否相等， 而且还比较两组数的大小的数字比较器称大小比较器或称数值比 较器。下面只介绍数值比较器。
第三章组合逻辑电路
共阴极半导体7段数码管BS201
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
共阳极LED数码管
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积小， 可靠性高，寿命长（大于一万小时），响应速度快（优于10ηs）， 颜色丰富等，目前已有高亮度产品，缺点是耗电比液晶数码管大， 工作电流一般为几毫安至几十毫安。
三位二进制编码器 a) 示意图 b) 内部原理图
第三章组合逻辑电路
三位二进制编码器真值表
三位二进制编码器有八个输入端（可与八个开关或其它逻 辑电路相连）和三个输出端，因此，它也称为8线-3线编码器。 三个编码器输出的逻辑表达式为：
第三章组合逻辑电路
重庆市考研电子信息复习资料数字电路与信号处理详解
重庆市考研电子信息复习资料数字电路与信号处理详解电子信息复习资料：数字电路与信号处理详解数字电路与信号处理是电子信息专业考研中的重要科目之一。
本文将结合重庆市考研的特点，深入解析数字电路与信号处理的相关知识，帮助考生全面理解和掌握该科目的复习要点。
一、数字电路基础1. 二进制与十进制数字电路中，二进制是最基础的数制。
我们将详细介绍二进制与十进制的相互转换方法，并探讨在数字电路中为何使用二进制。
2. 基本逻辑门逻辑门是数字电路的基本构建模块。
通过介绍与门、或门和非门的工作原理以及相应的真值表，我们将帮助考生理解逻辑门的功能和应用。
3. 组合逻辑电路组合逻辑电路是由逻辑门组成的电路，其输出只受输入信号的当前状态决定，不受过去状态的影响。
我们将重点讲解多数表达式的化简方法和Karnaugh图的应用。
4. 时序逻辑电路与组合逻辑电路不同，时序逻辑电路输出不仅取决于当前输入信号，还受到过去输入信号的影响。
我们将介绍时序逻辑电路的设计方法和状态转换图的绘制技巧。
二、信号处理基础1. 信号与系统基础信号与系统是信号处理的基石。
本节将介绍信号的基本概念、分类和性质，以及系统的分类和特性，为后续的信号处理内容打下坚实基础。
2. 时域分析时域分析是信号处理的一种方法，用于分析信号的幅度、相位等特性。
我们将详细介绍离散时间信号和连续时间信号的时域分析方法，并给出实例进行解析。
3. 频域分析频域分析是信号处理的另一种重要方法，用于分析信号的频谱特性。
本节将介绍傅里叶变换、快速傅里叶变换以及频域滤波等相关内容，并提供实用的计算技巧。
4. 采样与重构采样与重构是数字信号处理中常用的技术，用于将连续时间信号转换为离散时间信号以及将离散时间信号转换为连续时间信号。
我们将详细介绍采样定理和重构滤波器的设计原理。
三、习题与应用1. 习题解析本部分将提供一些典型习题，覆盖数字电路与信号处理的各个知识点。
我们将详细解析每个习题的解题思路和方法，帮助考生加强对知识的理解和应用。
数字电子技术基础组合逻辑电路
3.4.4 数据选择比较器
1.集成数值比较器7485
表3.4.13 4位比较器7485功能表数
3.4 经典组合逻辑电路及其应用
2.数值比较器旳应用
3.4 经典组合逻辑电路及其应用
图3.4.28 例3.4.10电路
3.4 经典组合逻辑电路及其应用
3.4.5 算术运算电路
组合逻辑电路不但能够完毕逻辑 转换功能，还能够完毕算术运算功 能。数字系统中两个二进制数之间 旳加、减、乘、除都由若干旳加法 运算来完毕，所以加法器是构成运 算电路旳基本单元。
3.1 组合逻辑电路旳分析与设计
图3.1.2 组合逻辑电路分析环节
3.1 组合逻辑电路旳分析与设计
3.1.2 组合逻辑电路旳设计
1.拟定输 入/输出
变量
2.列真值表和 写逻辑体现式
5.画出逻辑 电路图
3.选择器 件类型
4.逻辑函 数化简或
变换
3.1 组合逻辑电路旳分析与设计
例3.1.4 某化学试验室有化学试剂11种，编为第1至第11 号，在配方时，必须遵守下列要求。
3.4 经典组合逻辑电路及其应用
2.二进制码译码器应用
1）实现组合 逻辑电路
2）用译码器构 成数据分配器
3.4 经典组合逻辑电路及其应用
1）实现组合逻辑电路
例3.4.4某组合逻辑电路旳真值表如表3.4.5所示， 试用译码器和门电路设计该逻辑电路，并分析其功能。
解：写出输出S和F旳最小项体现式，再转换成与 非—与非形式。
能够只对图3.4.1中 旳10个按键0～9编成二 进制代码0000～1001，
。
十进制编码器.
3.4 经典组合逻辑电路及其应用
3.4.2 译码器
电工电子1-2
重庆大学Chongqing University电工电子学（下）数制与码制第一章组合逻辑电路1-2 2 数制与码制第章2十75934数制——十进制表示数的数码有十个：(0 1 2 3 4 5 6 7 8 9)759.34，3120，68例()特点：以10为基数,逢十进一表示方法：10的幂相加十∑∞数制——十进制]9~0[,10)(10∈⨯=-∞=ii i i K K N 权（基数的幂）系数2101210410310*********.759--⨯+⨯+⨯+⨯+⨯=个十百十百分分数制——二进制二二进制数：以2为基数的计数体制进制数以为基数的计数体制表示数的数码( 0 和1）特点：以2为基数，逢二进一二∑∞数制——二进制1,0,2)(2=⨯=-∞=i i i iK K N 2i ——权（基数的幂）32101232(1011.101)120212121202+12 ---=⨯+⨯+⨯+⨯+⨯+⨯⨯二十进制转换二-十进制转换1,0,2)(2=⨯=∑∞-∞=i i i i K K N (1011.101)31013=1212121212--⨯+⨯+⨯+⨯+⨯2(10(11.625)=十-二进制转换(29)()d d d d d =(11101)=十二进制转换例10432102………余1(d 0)2………余0(d )292除2，逆取余1………余1(d 2)………余1(d 3)1427232验算………余1(d 4)12043210432101022222=(29)d d d d d ⨯+⨯+⨯+⨯+⨯十-二进制转换265432110)0()6750(⋅⋅⋅=------d d d d d d ..例十二进制转换0.675⨯2 = 1.35………取整数1(d -1)0.35 ⨯2= 0.7 ………取整数0(d -2)0.7 ⨯2= 1.4 ………取整数1(d -3)0.4 ⨯2= 0.8 ………取整数0(d -4)乘2，顺取整0.8 ⨯2= 1.6 ………取整数1(d -5)0.6 ⨯2= 1.2 ………取整数1(d -6)…2)1010110(⋅⋅⋅=.10(0.675)码制身份号身份证号500622************•代码：不表示数量的大小，只是不同事或物的代号。
重庆大学电气工程学院研究生复试之数字电子技术基础试题
电气工程00级 《电子技术(2)》试题( 卷)
班级 姓名 成绩
一、求下列逻辑函数的反函数和最简与或式。
（15分） C B BD ABC D BC ABD D ABC F .C
B A AB B A B A F .C
)D A BC (AB F .+++++=++++=++=321321
二、分析图题二电路，列表写出在输入S 1、S 0 各种取值组合下的输出Y 的表达式，并说明该电路是那种常用的组合电路。
（15分）
三、译码器的功能表如表题三所示。
（20分）
1. 用逻辑门设计该译码器；
2. 用74138设计该译码器。
图题二
四、分析图题四电路，画出电路的状态转换图和时序图，说明是几进制计数器。
(15分)
五、试用集成计数器74161设计一个计数状态为自然二进制数1001~ 1111的计数器，画出状态图和逻辑图。
（10分）
六、试用JK 触发器设计一个同步六进制加法计数器。
（15分）
七、由555构成的单稳态触发器如图题七所示，已知：V CC =10V , R=33k Ω, C=0.1μF 。
求：
1）暂稳态持续的时间 W O t ; 2）画出I v 、 C v 、o v 波形。
（10分） 图题四
图题七 表题三。
数字电子技术基础(数字电路)第四章组合逻辑电路
（7-14/29）
【例2】 用与非门设计一个码制变换电路。要求将8421码 转换为余3码。 ① 逻辑抽象 B8 B4 B2 B1
8421码 输入
8421码 转换为 余3码
E3 E2 E1
E0 余3码 输出
（7-15/29）
② 真值表 B8B4B2B1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 E3E2E1E0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0
信号经不同路径传输 后到达电路中某一会 合点的时间有差异的 现象，称为竞争。
由于竞争原因而使电
路输出发生瞬时错误 的现象，称为冒险。
A
A
L
A L
（7-23/29）
2. 如何判别电路中有无冒险？
代数法判别与电路对应的表达式
判竞争： 同一变量以原变量、反变量的形式同时出 现在表达式中，则变量具有竞争能力。
电路设计
波形图 文字描述 逻辑图
【例1】 用与非门设计一个监视交通信号灯状态的逻辑电路。 每一组信号灯均由红、黄、绿灯组成。正常工作时 有且仅有一盏灯亮；出现其他状态时，发出故障信号。
① 逻辑抽象
R A G
正常工作状态 R A G
R A G
R A 红(R)、黄(A)、绿 G (G)为信号灯的状 态输入。 灯亮为1。
L2 = BC + AB × C
数字电子技术基础 第3章 组合逻辑电路1PPT课件
2. 列真值表
3. 写输出表达式并化简
ABCY
YA B C A B CAC B ABC0 0 0 0 001 0
BC AB CAC B
010 0
B C A C AB 最简与或式 最简与非-与非式
011 1 100 0 101 1
YBC AC AB
110 1 111 1
BC AC AB
4. 画逻辑图 — 用与门和或门实现 YB C A C AB — 用与非门实现 YBC AC AB
统分析。
二、分析举例 [例] 分析图中所示电路的逻辑功能
A B
&
C
[解] 表达式
真值表
& ≥1 Y A B C Y A B C Y
000 1 100 0 001 0 101 0 010 0 110 0
011 0 111 1
YAB A C AB B C AB C C AB A C BC
ABC ABC
3. 列真值表
ABCD Y 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1
ABCD Y 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0
4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出
第三章 组合逻辑电路
电子技术 数字电路部分
第三章
组合逻辑电路
第三章 组合逻辑电路
整体概况
+ 概况1
您的内容打在这里，或者通过复制您的文本后。
概况2
+ 您的内容打在这里，或者通过复制您的文本后。
概况3
+ 您的内容打在这里，或者通过复制您的文本后。
数字电子技术基础简明教程课件第3章组合逻辑电路
逻辑门电路
01
02
03
简介
逻辑门电路是组合逻辑电 路的基本单元，用于实现 逻辑运算。
常用类型
包括与门、或门、非门、 与非门、或非门等。
工作原理
通过输入信号的组合，实 现特定的逻辑功能。
常用组合逻辑电路
01
02
03
04
编码器
将输入信号转换为二进制码的 电路。
译码器
将二进制码转换为输出信号的 电路。
易懂。
画逻辑图
根据化简后的逻辑表达 式，画出逻辑图，直观 地表示出电路的逻辑关
系。
组合逻辑电路的表示方法
逻辑函数表达式
用逻辑函数表达式表示电路的 逻辑关系，方便进行逻辑分析
和化简。
逻辑图
用逻辑图表示电路的逻辑关系 ，可以直观地看出电路的结构 和功能。
波形图
用波形图表示输入和输出信号 随时间变化的规律，有助于理 解电路的工作过程。
数据选择器
根据选择信号从多个输入信号 中选择一个输出信号的电路。
加法器
实现二进制加法的电路。
02
组合逻辑电路的分析
分析方法
列出真值表
根据输入变量的所有可 能取值组合，列出输出 函数的取值情况，形成
真值表。
写出逻辑表达式
根据真值表，利用逻辑 运算规则，写出输出函
数的逻辑表达式。
化简逻辑表达式
运用逻辑代数的基本定 律和运算规则，化简逻 辑表达式，使其更简洁
在通信系统中的应用
调制器
解调器
将低频信号调制到高频载波上，实现信号 的传输。
将调制后的高频信号解调为低频信号，实 现信号的还原。
编码器
译码器
将模拟信号转换为数字信号，便于传输和 处理。
重庆大学数电复试资料
Y2 = EN I4 + EN I5 + EN I6 + EN I7 = EN + I4I5I6I7
编码 输入 信号
YF
编码 标志 YEX 信号
输出 扩展 信号
编码 输出 信号
使能 信号
（1）输出表达式 YF EN I0I1I2I3I4I5I6I7 EN I0I1I2I3I4I5I6I7
每一个输出对应一个输入变量的最小项取反, 代表一个二进制码。
138 3线-8线译码器可产生3变量函数的全部 最小项。
例 5.2 试用74138构成4/16线译码器。
解：需要2片74138（U1,U2）产生16个译码输出。
1、B3=0时，S2=S3=0，U1译码， U2禁止。
2、B3=1时，S2=S3=1，U2译码， U1禁止。
Z1 BA C BA CBA m2 m6 m2 m6 Y2 Y6 Z2 C A C BA C BA m1 m3 m1 m3 Y1 Y3
画逻辑图
A B C +5V
U1: 74138
A
Y0 Y1
B
Y2
C
Y3
S1
Y4 Y5
S2
Y6
S3
Y7
& Z1 & Z2
隐含了译码 器的控制变 量有效S=1
0
××××× 0
1
1
正常编码 010
1
0
0 ×××× 0 1 1 1 0 1 1 1 0
0 ××× 0 1 1 1 1 1 0 0 1 0
0 ×× 0 1 1 1 1 1 1 0 1 1 0
0 ×0 1 1 1 1 1 1 1 1 0 1 0
数字电子技术--组合逻辑电路
PPT文档演模板
数字电子技术--组合逻辑电路
2.写出逻辑函数式： 3.选定器件类型为小规模集成电路的设计。 4.化简得： 5.画逻辑图：
PPT文档演模板
数字电子技术--组合逻辑电路
3.3 若干常用的组合逻辑电路 3.3.1 编码器
编码器是能够实现编码功能的电路。 1 二进制编码器 1）二进制普通编码器
[例3-5]试用74LS138实现多输出逻辑函数：
PPT文档演模板
数字电子技术--组合逻辑电路
解：a)将待求函数式化成最小项和的形式： 转换成与非-与非式得：
PPT文档演模板
数字电子技术--组合逻辑电路
b)画逻辑图： 令
PPT文档演模板
数字电子技术--组合逻辑电路
2．显示译码器 显示译码器:用于驱动显示器的译码器。 七段半导体数码管，是由七段独立的发光二极管组成，通过 这七段独立的发光二极管的不同点亮组合，来显示０～９十 个不同的数字。
PPT文档演模板
图3-3 3位二进制普通编码器的逻辑图
数字电子技术--组合逻辑电路
表3-3 3位二进制普通编码器的真值表
逻辑功能：将 编成000代码，将 编成001代码，…依次
类推，将 编成111代码。
PPT文档演模板
数字电子技术--组合逻辑电路
2）二进制优先编码器
PPT文档演模板
图3-4 3位二进制优数字先电编子技码术器--组的合逻逻辑辑电路图
数字电子技术--组合逻辑电路
[例3-4]试用两片74LS138实现一个4线-16线译码器，要求将 4位二进制代码0000~1111分别译成16个低电平信号。 解：
PPT文档演模板
数字电子技术--组合逻辑电路
2）用74LS138实现多输出逻辑函数的步骤： a) 将待求函数式化成最小项和的形式，并转换成与非-与非 式； b) 画逻辑图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
& G3 A0
A2 A1 A0
A
2
A1
74148
74154
SA
I 7 I6 I5 I4 I3 I2 I1 I0 I 7 I6 I5 I4 I3 I2 I1 I0
S1 S2 S3 U274 13 8
B0 B1 B2
A B C
B3
S1 S2 S3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Z8 Z9 Z 10 Z 11 Z 12 Z 13 Z 14 Z 15
5.6 解：驱动共阳则输出为低 e 段亮: A B C D 表示 8421BCD 码七段荧光数码管译码电路为 使数码管显示的 0～9 十种状态，则真值表如下：
ZF 1 。 出， 所以 Z3 Z 2 Z1Z 0 的值在 0000—0111 之间， 如果 A15 , A14 … A8 全为逻辑 1， 则U 2
1 2
3
的 Y2 Y1 Y0 1， Z3 YEX 1 , YF 0 ,导致 U 1 对 A7 , A6 进行优先编码，且与门的输出 为 U 1 的编码输出，所以， Z3 Z 2 Z1Z 0 的值在 1000—1010 之间, Z F 1 。 5.3 解：由题知 EI 0 当 A2 , A3 ... A9 中有逻辑 0 时，则：则 U 1 对它们进行优先编码， 且 U 1 的 YF 1 ，导致 U 2 的输出全为 1，与门的输出为 U 1 的编码输出，所以 L3 L2 L1 L0 的 值在 0000—0111 之间， YF 1 。如果 A2 , A3 ... A9 全为逻辑 1，则 U 1 的 Y2 Y1 Y0 1 ，
3
数码 0 1 2 3 5 4 5 6 7 8
I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 0
1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
&
L0
+5V
&
L2
A0 A1
L1
图 P5. 4 a
& 1
L2 L3
f e
g d c
b
图 P5.3 5.4 分析图 P5.4 所示电路的功能。 5.5 用 2 片 3 线-8 线译码器 74138，组成 4 线-16 线译码器。
图 P5.6
5.6 某一个 8421BCD 码七段荧光数码管译码电路的 e 段部分出了故障， 为使数码管能正确地 显示 0～9 十种状态，现要求单独设计一个用与非门组成的 e 段译码器。已知共阳极数码管 如图 P5.6 所示。 5.7 分析图 P5.7 所示电路的功能（74148 为 8 线-3 线优先编码器） 。
m(0,2,4,5) m(1,3,5,7) m(0,2,5,7) M (0,2,3) m(0,2,5,7,8,10,13,15) m(0,3,4,5,9,10,12)
（3） L3 ( A, B, C ) （4） L4 ( A, B, C )
5.14 用 8 路数据选择器实现下列函数： (1) L1 ( A, B, C, D) (2) L2 ( A, B, C, D)
1
5.9 设计一个编码转换器，将三位 2 进制码转换为循环码。 5.10 某医院的某层有 6 个病房和一个大夫值班室，每个病房有一个按扭，在大夫值班室有 一个优先编码器电路， 该电路可以用数码管显示病房的编码。 各个房间按病人病情严重程度 不同分类，1 号房间病人病情最重，病情按房间号依次降低，6 号房间病情最轻。试设计一 个呼叫装置， 该装置按病人的病情严重程度呼叫大夫， 若两个或两个以上的病人同时呼叫大 夫，则只显示病情最重病人的呼叫。 5.11 设计一个电话机信号控制电路。电路有 I0（火警） 、I1（盗警）和 I2（日常业务）三种 输入信号，通过排队电路分别从 Y0 、Y1 、Y2 输出，在同一时间只能有一个信号通过。如果同 时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。 试按照上述轻重缓急设计该信号控制电路。要求用集成门电路 7400（每片含 4 个 2 输入端 与非门）实现。 5.12 试用一片 3 线-8 线译码器 T3138，实现下列逻辑函数（可使用必要的门电路） ： （1） L1 AB （2） L2 AB AB （3） L3 A B C 5.13 用 4 路数据选择器实现下列函数: (1) L1 ( A, B, C ) (2) L2 ( A, B, C )
2
74138 A B C +5V A B C 译 码 器 S1 S2 S3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
+5V
A2 A1 A0 X2 X1 X0
74151 D0 D1 D2 数 据 D3 选 Y D4 择 D5 器 D6 D7 S A2 A1 A0 Z2 Z1 Z0
Q
图 P5.17 5.18 利用 3 线-8 线译码器 74138 设计一个一位全加器。 5.19 用 4 位加法器 T1283 和必要的门电路，实现 4 位减法器。 5.20 试用一片 3 线-8 线译码器 74138 和两个四输入与非门构成一位全减器。 5.21 试用 3 个一位全加器实现下列逻辑函数； （1） L1 ( A, B, C ) （2） L2 ( A, B, C )
第 5 章 组合逻辑电路应用
习题 5 5.1 设计一个 10 线-4 线编码器，输出为 8421BCD 码。 5.2 试用 2 片 8 线-3 线优先编码器 74148，设计一个 10 线-4 线优先编码器。连接时允许附 加必要的门电路。 5.3 试分析图 P5.3 所示电路的功能（74148 为 8 线-3 线优先编码器） 。
Y3 Y2 Y1 Y0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
得到最简逻辑函数为： Y3 =I8 +I9 =I8 I9
Y2 I 7 I 6 I5 I 4
Y1 I 7 I 6 I3 I 2
2 3
Y0 1I9 I 7 I5 I3 I1
逻辑图如下：
I9 I8
D
＆
Y3
I7 I6 I5 I4 I3 I2 I1 I0 10kΩ×10 Vcc=5v
＆
Y2
＆
Y1
＆
Y0
5.2
C 解：需要 2 片 8 线-3 线优先编码器 74148 接受 10 个输入信号： A15 , A14 … A6 ，2 片 8
DC B A
0000 0001 0010 0011 0100 0 10 1 0110 0111 1000 1001 则有：
Y
0 1 0 1 1 1 0 1 0 1
Siz e B Date : File : Num ber T itle
U1: 74138 1 U2: 74148 I0 I1 I2 I3 I4 I5 I6 I7 EN YF Y0 Y1 Y2 YEX & A2 A3 A4 A5 A6 A7 A8 A9 4 Y1 I5 Y2 I6 I7 YEX EN & A B C A B C S1 S2 S3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 L1
线-3 线的输出组合形成 4 位二进制代码 Z3 Z 2 Z1Z 0 和编码标志 Z F 。组成的 10 线-4 线优先 编码器如下图所示，逻辑器件功能框图的小圈表示低电平有效。
B
4
+5 V
U1 I0 I1 I2 I3 I4 I5 I6 I7 EN U2
74 L S14 8 YF Y0 Y1 Y2
L2 ABC ABC ABC ABC AC AB BC
74138 译码器能实现函数 L1 AC 5.5 解：
U174 13 8 A B C +5 V Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7
L2 AC AB BC 的功能。
(3) L3 ( A, B, C ) AB BC 5.15 将四选一数据选择器，扩展为 16 选一数据选择器。 5.16 用 3 线-8 线译码器 74138 和 8 选 1 数据选择器 74151 和少量与非门实现组合逻辑电路。 当控制变量 C2 C1 C0 =000 时，F=0；C2 C1 C0 =001 时，F=ABC；C2 C1 C0 =010 时，F=A+B+C；C2 C1 C0 =011 时，F= ABC ；C2 C1 C0 =100 时，F= A B C ；C2 C1 C0 =101 时，F= A B C ；C2 C1 C0 =110 时， F=AB+AC+BC；C2 C1 C0 =111 时，F=1。画出电路图。 5.17 分析图 P5.17 所示电路的工作原理，说明电路的功能。
B
A A A A A A A A
0 1 2 3 4 5 6 7
Z F
＆
Z 0
Yex 74 L S14 8 YF Y0 Y1 Y2
＆
Z 1
A A A A A A A A
8 9 10 11 12 13 14 15