基于FPGA的数字高清晰度电视视频解码器的设计和实现

基于FPGA的数字高清晰度电视视频解码器的设计和实现周萍;俞斯乐
【期刊名称】《电子科学学刊》
【年(卷),期】1998(020)006
【摘要】本文介绍了一个能实时解码基于ＭＰＥＧ－２的高清晰度电视（ＨＤＴＶ）编码流的视频解码器的设计方案及其实现。

在设计中采用大量ＦＰＧＡ以及能实现高速处理的并行处理技术和流水线工作方式，并研究了由并行处理而导致的运动补偿越界等特殊问题的解决途径，论文阐明了解码器的总体结构和各主要电路的组成以及整个解码过程的具体实现。

【总页数】7页(P799-805)
【作者】周萍;俞斯乐
【作者单位】天津大学电视与图象信息研究所;天津大学电视与图象信息研究所【正文语种】中文
【中图分类】TN949.17
【相关文献】
1.基于FPGA的多通道音视频解码器设计与实现 [J], 谢锋
2.基于FPGA的数字加速度计设计与实现 [J], 王特;李杰;毕彦峰;胡陈君
3.基于FPGA的并行数字滤波器设计和实现 [J], 薛晓男;周帅;孙殿星;时慧
4.基于FPGA的数字时钟设计与实现 [J], 王善斌;范忠奇
5.基于快行FIR滤波器的数字下变频设计及FPGA实现 [J], 孙星;李刚;姜童;孙宝华
因版权原因，仅展示原文概要，查看原文内容请购买。