2022年郑州工商学院计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2022年郑州工商学院计算机科学与技术专业《计算机组成原理》科目
期末试卷A（有答案）
一、选择题
1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。

若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。

A.7
B.8
C.14
D.16
2、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储
系统，按先ROM后RAM进行编址。

采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。

A.第一片ROM
B.第五片ROM
C.第一片RAM
D.第一片RAM和第二片RAM
3、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。

A.阶符与数符相同，则为规格化数
B.小数点后第一位为1，则为规格化数
C.数符与小数点后第1位数字相异，则为规格化数
D.数符与小数点后第1位数字相同，则为规格化数
4、串行运算器结构简单，其运算规律是（）。

A.由低位到高位先行进行进位运算
B.由低位到高位先行进行借位运算
C.由低位到高位逐位运算
D.由高位到低位逐位运算
5、下列关于进制的说法中正确的是（）。

I.任何二进制整数都可用十进制表示
Ⅱ.任何二进制小数都可用十进制表示
Ⅲ.任何十进制整数都可用二进制表示
IⅣ.任何十进制小数都可用二进制表示
A.I、Ⅲ
B. I、Ⅱ、Ⅲ
C.I、Ⅱ、Ⅲ、Ⅳ
D.Ⅱ、IV
6、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。

A.132MB/s
B.264MB/s
C.528MB/s
D.1056MB/s
7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。

请问若全部访问都为读操作，该存储器的数据传输速率为（）。

A.114.3MB/s
B.126.0MB/s
C.133.3MB/s
D.144.3MB/s
8、冯·诺依曼型计算机的设计思想主要有（）。

1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理
A. I，Ⅲ
B.Ⅱ，Ⅲ
C.IⅡ，IⅣ
D.I，IⅡ
9、下列关于计算机操作的单位时间的关系中，正确的是（）。

A.时钟周期>指令周期>CPU周期
B.指令周期CPU周期>时钟周期
C.CPU周期>指令周期>时钟周期
D.CPU周期>时钟周期>指令周期
10、在中断周期，CPU主要完成以下工作（）。

A.关中断，保护断点，发中断响应信号并形成中断服务程序入口地址
B.开中断，保护断点，发中断响应信号并形成中断服务程序入口地址
C.关中断，执行中断服务程序
D.开中断，执行中断服务程序
11、禁止中断的功能可以由（）来完成。

A.中断触发器
B.中断允许触发器
C.中断屏蔽触发器
D.中断禁止触发器
12、在微程序控制器中，微程序的入口微地址是通过（）得到的。

A.程序计数器PC
B.前条微指令
C.PC+1
D.指令操作码映射
13、指令寄存器中寄存的是（）
A.下一条要执行的指令
B.已执行完了的指令
C.正在执行的指令
D.要转移的指令
14、假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则（）访问到的操作数为200。

I.直接寻址200
Ⅱ.寄存器间接寻址（R）
Ⅲ.存储器间接寻址（200）
Ⅳ.寄存器寻址R
A.I、IⅣ
B.Ⅱ、Ⅲ
C.Ⅲ、IV
D.只有Ⅳ
15、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条地址指令，那么单地址指令最多有（）条。

A.4
B.32
C.128
D.256
二、填空题
16、由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满足实际需求。

17、存储________并按________顺序执行，这是冯诺依曼型计算机的工作原理。

18、存储器的技术指标有存储容量、存取时间、________和________、
19、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合于_______处理。

20、在计算机术语中，将______和______和在一起称为CPU，而将CPU和______合在一起称为主机。

21、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。

22、虚拟存储器指的是________层次，它给用户提供了一个比实际________空间大的多
________空间。

23、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器
24、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。

25、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。

三、名词解释题
26、外围设备：
27、系统总线：
28、现场保护：
29、段表：
四、简答题
30、说明计数器定时查询工作原理。

31、计算机CPU中有哪些类型的寄存器？这些寄存器有什么功能？
32、能不能说CPU的主频越快，计算机的运行速度就越快？为什么？
33、比较选择型DMA控制器与多路型DMA控制器？
五、计算题
34、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。

35、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。

36、某彩色图形显示器，屏幕分辨率为640像素×480像素，共有4色、l6色、256色和65536色4种显示模式。

1）试给出每个像素的颜色数m和每个像素所占用存储器的比特数n之间的关系。

2）显示缓冲存储器的容量是多少？
六、综合题
37、某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。

表5-6给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。

该计算机采用5段流水方式执行指令，各流水段分别是取指IF、译码/读寄存器ID、执行/计算有效地址EX、访问存储器M、结果写回寄存器WB，流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能在同一个时钟周期内进行。

请回答下列问题。

1）若int型变量x的值为-513，存放在寄存器RI中，则执行指令"SHRRI”后，R1的内容是多少？要求用十六进制表示。

2）若某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何指令段阻塞，则执行这4条指令所需的时钟周期数为多少？
3）若高级语言程序中某赋值语句为x=a+b.x、a和b均为int型变量，它们的存储单元地址分别为[x]、[a]和[b]。

该语句对应的指令序列如下，其在指令流水线中的执行过程见表
这4条指令执行过程中，13的ID段和14的IF段被阻塞的原因各是什么？
4）若高级语言程序中某赋值语句为x=2*x+a，x和a均为unsigned int型变量，它们的存储单元地址分别表示为[xJ、[a]。

执行这条语句至少需要多少个时钟周期？要求模仿表画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

38、假定在一个8位字长的计算机中运行如下类C程序段：
unsigned int x=134；
unsigned int y=246；
int m=x；
int n=y；
unsigned int z1=x-y；
unsigned int z2=x+y；
int k l=m-n；
int k2=m+n；
若编译器编译时将8个8位寄存器R1~R8分别分配至变量x、y、m、n、z l、z2、k l和k2，则回答下列问题（提示：带符号整数用补码表示）：
1）执行上述程序段后，寄存器R1，R5和R6的内容分别是什么（用十六进制
表示）？
2）执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？
3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这4种运算能
否利用同一个加法器及辅助电路实现？简述理由。

4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程
序段中，哪些带符号整数运算语句的执行结果会发生溢出？
39、在按字节编址的计算机M上， fl的部分源程序（阴影部分）与对应的机器级
代码（包括指令的虚拟地址）如下：其中，机器级代码包括行号、虚拟地址、机器指令和汇编指令。

请回答下列问题
（1）计算机M是RISC还是CISC，为什么？
（2）fl的机器指令代码共占多少字节，要求给出计算过程。

（3）第20条指令cmp通过i减n-1实现对i和n-l的比较。

执行fl（0）过程中，当i=0时，cmp指令执行后，进/借位标志CF的内容是什么？要求给出计算过程。

（4）第23条指令shl通过左移操作实现了power*2运算，在f2中能否也用shl指令实现power*2运算？为什么？
参考答案
一、选择题
1、C
2、D
3、C
4、C
5、B
6、C
7、C
8、D
9、B
10、A
11、B
12、D
13、C，
14、D
15、A
二、填空题
16、存取时间存储周期存储器带宽
17、程序地址
18、存储周期存储器带宽
19、MMX 图像数据
20、运算器控制器存储器
21、存储容量存取时间
22、主存--外存主存虚拟地址
23、流水 CISC
24、符号位阶码尾数
25、优先级高优先级低
三、名词解释题
26、外围设备：
计算机的输入输出设备，包括输入设备，输出设备和外存储设备。

27、系统总线：
处理器总线，连接处理器和主存，是计算机系统的主干。

28、现场保护：
将程序计数器PC中以及有关的寄存器的内容存储起来，使中断结束后能恢复到原来的状态继续执行程序的过程，
29、段表：
段式虚拟存储器管理用的地址映象表，其中包括每个段的基地址、段长、装入位和访问方式等。

四、简答题
30、答：计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过BR线发出总线请求。

总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始
计数，计数值通过一组地址线发向各设备。

每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。

31、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；
32、答：不能说机器的主频越快，机器的速度就越快。

因为机器的速度不仅与主频有关，还与数据通路结构，时序分配方案、ALU运算能力、指令功能强弱等多种因素有关，要看综合效果。

33、答：选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型，DMA控制器却适合于同时为多个慢速外设服务。

选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。

选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。

五、计算题
34、解析：存储基元总数=64K×8位=512K位=219位。

思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。

设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。

若a=19，b=l，总和=19+1=20；
若a=18，b=2，总和=18+2=20；
若a=17，b=4，总和=17+4=21；
若a=16，b=8，总和=16+8=24；
由上可看出，片字数越少，片字长越长，引脚数越多。

片字数、片位数均按2的幂变化。

通过证明也是能得出结论的，我们要最小化a+b=a+219-4。

令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。

在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，
剩下F（19）=20。

所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分
配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。

35、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采
用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。

吞吐率指每秒钟能处理的指令数量。

本题中计算机采用5级指令流水线，所以理想情况下加
速比等于5。

现在每完成一条指令的时间是2ns，则最大吞吐率等于1/2ns=5×108。

36、解析：
1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特
指定其颜色。

每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。

表示每个像素的颜色数m和每个像素占用的存储器的比特数n之间的关系由下面的
公式给出：
n=log2m
2）由于显示缓冲存储器的容量应按照最高灰度（65536色）设计，故容量为640×480×（log265536）bit/8=614400B≈615KB
六、综合题
37、解析：
1）x的值为-513，可求得[x]原=1000 0010 0000 0001B，除符号位外，各位取反=1111 11011111 1111B.转换成十六进制表示为：FDFFH。

可
加1.可以求得[x]
补
以得到，指令执行前R1中存放的内容为：FDFFH。

执行指令“SHR R1"，表示将
寄存器RI的内容算术右移1位，右移1位之后的结果为：1111 111011111111B，将其转换成十六进制表示为：FEFFH，所以，执行指令“SHRRI”后，R1的内容是FEFFH。

2）除了第1条指令需要5个时钟周期输出结果外，后面的3条指令都只需要一个时钟周期就可以输出结果，所以至少需要5+（4-1）x1=8个时钟周期。

3）各条指令语句的含义如下：
I1 LOAD R1，[a] //将[a]单元中的内容取出，送入寄存器R1中
I2 LOAD R2，[b] //将[b]单元中的内容取出，送入寄存器R2中
I3 ADD R1，R2 //将R1和R2单元中的内容取出，送入寄存器R2中
I4 STORE R2，[x] //将寄存器R2单元中的内容取出，送入[x]中
很明显，指令I 3需要指令I 1与指令I 2的数据，所以存在数据相关，指令I 3必须等到指令I 1、I2的结果分别写回寄存器RI和R2，才能执行读寄存器操作，所以I 3的ID段被阻塞。

另外，由于指令I3在ID段被阻塞，导致指令I4不能完成取指令操作，因此指令14的IF段被阻塞。

4）该条语句对应的指令序列有两种情况，因为2x操作有加法（对应第一种）和左移（对，应第二种）两种方法实现
对应的执行过程示意图见表
综上所述，执行这条语句至少需要17个时钟周期。

38、解析：
1）寄存器R1存储的是134，转换成二进制为10000110B，即86H。

寄存器R5存储的是x-y的内容，x-y=-112，转换成二进制为10010000B，即90H。

寄存器R6存储的是x+y的内容，x+y=380，转换成
二进制为101111100B（前面的进位含弃），即7CH。

由于计算机字长为8位，因此无符号整数能表示
的范围为0～255，而x+y=380，故溢出。

2）m二进制表示为10000110B，由于m是int型，因此最高位为符号位，可以得出m的原码为11111010（对10000110除符号位取反加1），即-122。

同理，n的二进制表示为11110110B，故n的
原码为10001010，转成十进制为-10。

因此，k1=-122-（-10）=-112。

3）参考答案：可以利用同一个加法器及辅助电路实现。

因为无符号整数和有符号整数都是以补码
形式存储，所以运算规则都是一样的。

但有一点需要考虑，由于无符号整数和有符号整数的表示范围是
不一样的，因此需要设置不一样的溢出电路。

4）至于内部如何判断溢出，可参考前面的总结。

带符号整数只有k2会发生溢出。

分析：8位带符
号整数的补码取值范围为-128~+127，而k2-m+n=-122-10--132，超出范围。

而kl=-112，在范围-128~+127之内。

39、解析：
（1）M为CISC。

M的指令长短不一，不符合RISC指令系统特点。

（2）fl的机器代码占96B。

因为fl的第一条指令pushebp所在的虚拟地址为00401020H，最后一条指令ret所
在的虚拟地址为0040107FH，所以，l的机器代码长度为0040107FH-00401020H=60H=96B。

（3）CF=1。

cmp指令实现i与n-l的比较功能，进行的是减法运算。

在执行fl（0）过程中，n=0，当i=0时，i=00000000H，并且n-1=FFFFFFFFH。

因此当执行第20条指令时，在
补码加/减运算中执行“0减FFFF FFFFH”的操作，即
00000000H+00000000H+1=0000 0001H，此时进位输出C=0，减法运算的借
位标志CF=C田1=1。

（4）f2中不能用shl 指令实现power*2。

因为shl指令用来将一个整数的所有有效数位作为一个整体左移，而f2中的变量power是float型，其机器数中不包含最高有效数位，但包含了阶码部分，将其作
为一个整体左移时并不能实现“乘2”的功能。

因而f2中不能用shl 指令实现power*2。

浮点数运算比整型运算要复杂，耗时也较长。