2022年中国石油大学克拉玛依校区数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年中国石油大学(北京)克拉玛依校区数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）
一、选择题
1、采用指令Cache与数据Cache分离的主要目的是（）。

A.降低Cache的缺失损失
B.提高Cache的命中率
C.降低CPU平均访存时间
D.减少指令流水线资源冲突
2、有效容量为128KB的Cache，每块16B，8路组相联。

字节地址为1234567H的单元调入该Cache，其tag应为（）。

A.1234H
B.2468H
C.048DH
D.12345H
3、在原码两位乘中，符号位单独处理，参加操作的数是（）。

A.原码
B.绝对值的补码
C.补码
D.绝对值
4、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。

A.-1.5×213
B.-1.5×212
C.-0.5×213
D.-0.5×212
5、在定点机中执行算术运算时会产生溢出，其根本原因是（）。

A.主存容量不够
B.运算结果无法表示
C.操作数地址过大
D.栈溢出
6、系统总线中的数据线、地址线、控制线是根据（）来划分的。

A.总线所处的位置
B.总线的传输方向
C.总线传输的内容
D.总线的材料
7、总线按连接部件不同可分为（）。

A.片内总线、系统总线、通信总线
B.数据总线、地址总线、控制总线
C.主存总线I/O总线、DMA总线
D.ISA总线、VESA总线、PCI总线
8、计算机（）负责指令译码。

A.算术逻辑单元
B.控制单元（或者操作码译码器）
C.存储器电路
D.输入/输出译码电路
9、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

该机的
MIPS数是（）。

A.100
B.200
C.400
D.600
10、下列选项中，能引起外部中断的事件是（）。

A.键盘输入
B.除数为0
C.浮点运算下溢
D.访存缺贞
11、在统一编址的方式下，存储单元和I/O设备是靠（）米区分的。

A.不同的地址码
B.不同的地址线
C.不同的指令
D.不同的数据线
12、从一条指令的启动到下一条指令启动的时间间隔称为（）
A.时钟周期
B.机器周期
C.节拍
D.指令周期
13、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。

I1：addR1，R2，R3；（R2）+（R3）→R1
I2：addR5，R2，R4；（R2）+（R4）→R5
I3：addR4，R5，R3；（R5）+（R3）→R4
I4：addR5，R2，R6；（R2）+（R6）→R5
A.I1和I2
B.I2和I3
C.I2和14
D.I3和14
14、执行操作的数据不可能来（）。

A.寄存器
B.指令本身
C.控制存储器
D.存储器
15、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条地
址指令，那么单地址指令最多有（）条。

A.4
B.32
C.128
D.256
二、填空题
16、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。

17、RISC的中文含义是________，CISC的中文含义是________。

18、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不
同用途的编码。

19、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合
于_______处理。

20、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G =______.
21、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据
交换不经过CPU，而直接在内存和_______之间进行。

22、不同机器有不同的________，RISC指令系统是________指令系统的改进。

23、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：_______传送、_______传送和_______、传送。

24、寻址方式按操作数的物理位置不同，多使用_______型和_______型，前者比后者执行
速度快。

25、PCI总线是当前流行的总线。

它是一个高_________且与_________无关的标准总线。

三、名词解释题
26、字：
27、复合传输：
28、气泡式喷墨打印机：
29、页表：
四、简答题
30、外围设备的I/0控制方式分哪几类？各具什么特点？
31、总线上有哪些信息传输方式？各有哪些特点？
32、什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？
33、什么是并行处理？
五、计算题
34、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。

假设一条指令最长执行时间为25s。

试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
35、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。

1）27/64。

2）-27/64。

36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。

六、综合题
37、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。

1）画出指令周期流程。

2）画出非流水线时空图。

3）画出流水线时空图。

4）假设时钟周期为100ns，求流水线的实际吞吐率。

5）求该流水处理器的加速比。

38、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。

从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：
1.Tped ef int array a[2][2]；
2.
3 .void transposel（array dst，array src）
4.{
5. int i，j；
6.for（i=0；i<2；1++）{
7. for（j=0；j<2；j++）{
8. dst[j] [i]=src[i] [j]；
9. }
10. }
11. }
假设在一台具有如下属性的机器上运行这段代码：
sizeof（int）==4。

src数组从地址0开始，dst数组从地址16开始（十进制）。

只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。

这个高速缓存总的大小为16个数据字节，一开始是空的。

对src和dst数组的访问分别是读和写不命中的唯一来源。

问题如下：
1）对每个row和col，指明对src[row][col]和dstfrow][col]的访问是命中（h）还是不命中（m），例如，读src[0][0]会不命中，写dst[0][0]也不命中，并将结果填至下列表格中。

2）对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将结果填至下列表格中。

39、在表中的第2列、第3列填写简要文字对CISC和RISC的主要特征进行对比。

CISC和RISC的主要特征比较
参考答案
一、选择题
1、D
2、C
3、B
4、A
5、B
6、C
7、A
8、B
9、C
10、A
11、A
12、D
13、B
14、C
15、A
二、填空题
16、顺序寻址方式跳跃寻址方式
17、精简指令系统计算机复杂指令系统计算机
18、输入编码内码字模码
19、MMX 图像数据
20、220 8位（1个字节） 230
21、总线 I/O设备（或输入输出设备）
22、指令系统 CISC
23、并行串行复用
24、RR RS
25、带宽处理器
三、名词解释题
26、字：
数据运算和存储的单位，其位数取决于具体的计算机。

27、复合传输：
又称总线复用的传输方式，它使不同的信号在同一条信号线上传输，不同的信号在不同的
时间片中轮流地身总线的同一条信号线上发出。

（它与并串传输的区别在于分时地传输同
一数据源的不同信息。

）
28、气泡式喷墨打印机：
一种非击打式打印设备，喷头通过电加热，使墨水在蒸气的作用下从喷头射到纸上。

29、页表：
页式虚拟存储器管理用的地址映象表，其中包括每个页的主存页号、装入位和访问方式等。

四、简答题
30、答：外围设备的I/0控制方式分类及特点：（1）程序查询方式：CPU的操作和外围
设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现
的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。

需更多硬件，适用于内存和高速外设之间大批交换数据的场合。

（4）通道方式：可
以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。

（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一
般处理机。

31、答：串行，并行，复合，消息；复合：在同一条总线，传送不同的信号；可以提高总线的利用率，但会影响性能；消息：把各种信息组合成一个有一定格式的数据包在总线中
进行传输，可以一次发送跟多的信息，进一步减少线路的数量，提高总线的利用率。

32、答：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大（大约5：1）。

存储系统中Cache一主存层次
采用了程序访问的局部性原理，
33、答：广义地讲，并行性有两种含义：一是同时性，指两个或多个事件在同一时刻发生；二是并发性，指两个或多个事件在同一时间间隔内发生。

计算机的并行处理技术可贯穿于
信息加工的各个步骤和阶段，概括起来，主要有三种形式：（1）时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一
套硬件设备的各个部分，以加快硬件周转而赢得速度。

（2）空间并行：指资源重复，在
并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。

（3）时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采
用空间并行性
五、计算题
34、解析：磁盘存储器转速为3000r/min，即50r/s。

每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。

由于5μs远小于25s，因此不能采用一
条指令执行结束响应DMA的请求方案。

应采用每个CPU机器周期末查询及响应DMA的请求方案。

35、解析
1）27/64=0.011011=0.11011×2-1
当补码和尾数都采用补码表示时：1，111：0.11011000。

阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。

2）-27/64=1.011011=1.11011×2-1
当补码和尾数都采用补码表示时：1，11l；1.00101000。

阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。

36、解析：有效信息M（x）=1100=x3+x2，可知n=4。

G（x）=1011=x3+x+1。

由于G（x）为k+1位，可知k=3。

故将有效信息左移3位后再被G（x）模2除，即
M（x）×x3=1100000=x6+x5
M(x)∙x3 G(x)=
1100000
1011
=1110+
010→R(x)
1011
因此M（x）∙x3 +R(x)=1100000+010=1100010即为CRC码。

六、综合题
37、解析：
1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。

2）非流水线时空图如图b所示。

假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。

3）流水线时空图如图c所示。

由图c可见，第一条指令出结果需要4个时钟周期。

当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。

4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指令/s。

5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，
每隔个时钟周期都输出一个结果。

对于本题4级流水线而言，处理10条指令所需的
时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.08
38、解析：
1）解决这个问题的关键是想象出如图所示的关系图。

注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行（0%2=0，1%2=1，2%2=0，3%2=1）。

因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出另一个数组的有用的行。

具体过程如下：
dst[j] [i]=src[i] [j]语包先访问 src[i][i]再将其存储到dst[j] [i]
说明如下：
①访问src[0][0]，不命中，将src[0]调入高速缓存的Line0。

②访问dst[0][0]，不命中，将dst[0]调入高速缓存的Line0，换出src[0]。

③访问src[0][1]，不命中，将src[0]调入高速缓存的Line0，换出dst[0]。

④……
2）当高速缓存为32B时，它足够大，能容纳这两个数组。

因此所有不命中都是开始时的不命中。

关系如图所示。

39、解析：
填写后的表如下所示。