厦门大学数电实验十五

实验十五集成二~五~十计数器应用
实验名称：集成二~五~十计数器应用
姓名：
学号：
专业：自动化
实验日期： 2017年5月14日
实验报告完成日期： 2017年5月14日
实验十五 集成二~五~十计数器应用
一、 实验目的
1. 掌握集成二~五~十计数器的逻辑功能；
2. 学会集成二~五~十计数器的应用； 二、 实验原理
1.集成二~五~十进制计数器7490简介：
集成二~五~十计数器内部电路如图1所示，由四个J 、K 触发器组成。

其中FF0为F ’为T ’触发器，在CP 0作用下，Q0完成以为二进制计数；FF3~FF1组成异步五进制计数器，在CP 1作用下，Q 3Q 2Q 1按421码完成五进制计数；在计数基础上，集成计数器还附加S 91、S 92两个置9功能端和R 01、R 02两个置0功能
端。

3. 集成二~五~十进制计数器7490功能表：
S 91S 92 R 01R 02 Cp 0 Cp 1 Q 3n+1
Q 2n+1
Q 1n+1
Q 0n+1
0 1 ╳ ╳ 0 0 0 0 1 ╳ ╳ ╳ 1 0 0 1 0
Q 3n
Q 2n
Q 1n
0~1二进制
n
0 0 0 000~100（421码五进制加法）Q
4.集成二~五~十进制计数器7490的应用：
（1）构成8421BCD十进制加法异步计数器：
（2）构成5421BCD十进制加法异步计数器：
（3）构成模10以内任意进制计数器：
①反馈置0法：由于集成二~五~十计数器具有附加异步“入1”复位端
R01、R02，因此在将集成计数器构成模10计数器基础上，适当利用计数器输出
反馈回R01、R02，使计数器进入反馈端输出1状态时，计数器复位，达到改变计数器计数时序,完成模10内任意进制计数功能。

②反馈置9法：由于集成二~五~十计数器具有附加异步“入1”置9端
S91、S92，因此在将集成计数器构成模10计数器基础上，适当利用计数器输出
反馈回S91、S92，使计数器进入反馈端输出1状态时，计数器置9，达到改变计数器计数时序,完成模10内任意进制计数功能。

三、实验仪器
1.示波器1台
2.函数信号发生器1台
3.数字万用表1台
4.多功能电路实验箱1台
四、实验内容
1.二~五~十进制计数器功能验证：
7490管脚图如图4所示，根据功能表，画出验证集成二~五~十进制计
数器的测试图，自拟实验步骤进行验证。

2.构成8421BCD十进制加法异步计数器
按图2搭建电路，用单脉冲作时钟信号，用数码管显示8421BCD十进制
加法异步计数器，验证其计数功能，写出计数时序表。

验证结果：单脉冲每按下一次，计数器计数一次。

单脉冲每六次一个循环，当按下第十次时，计数器返回到初值。

Q1 Q2 Q3 Q4
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
3.设计模6计数器：
在8421BCD十进制加法异步计数器上，利用”反馈置0法”设计模6计数器,并自拟实验步骤用单脉冲作为时钟进行验证；
Q1 Q2 Q3 Q4
0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1
验证结果：单脉冲每按下一次，计数器计数一次。

单脉冲每六次一个循环，当按下第七次时，计数器返回到初值。

4 构成5421BCD十进制加法异步计数器
设计如图搭建电路
真值表为
Q1 Q2 Q3 Q4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1
0 1 0 0
1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1
1 1 0 0
5设计模7计数器
在5421BCD十进制加法异步计数器上，利用”反馈置9法”设计模7计数器,并自拟实验步骤用单脉冲作为时钟进行验证；然后用10kHz的TTL信号作为时钟，用双线示波器观察并记录CP0、Q3、Q2、Q1、Q0波形。

Q1 Q2 Q3 Q4
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 0 1
验证结果：单脉冲每按下一次，计数器计数一次。

单脉冲每七次一个循环，当按下第七次时，计数器跳转到“9”这个状态，再按下一次即返回到初值。

7 设计24进制计数器（8421BCD）
设计电路如图所示
前一个为4进制计数器，后一个为6进制计数器，由实验验证得24进制计数器
8 设计60进制计数器（8421BCD）
设计电路如图所示
数器
五．实验小结
本次试验总的来说比较简单，是验证和创的实验，模10（8421)的设计比较复杂，需要耐心和掌握一定的理论知识基础。

需要注意的就是在面包板上连电路的时候，要认真按部就班的来，这样才能磨刀不误砍柴工，测试的时候就非常顺利。