阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(下册)
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】
图 7-4 SRAM 的结构框图
（2）SRAM 的静态存储单元
4 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.来自百度文库00xuexi.com
分组成，如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成，每个存储单元能存储 1 位二值数（1 或 0），既 可以写入 1 或 0，又可以将存储的数据读出； ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一 行存储单元中再选 1 位（或几位），使这些被选中的单元经读/写控制电路与输入/输出端接 通，以便对这些单元进行读、写操作；
③读/写控制电路用于对电路的工作状态进行控制。当读/写控制信号 R /W 1 时，执 行读操作，将存储单元里的数据送到输入/输出端上；当 R /W 0 时，执行写操作，加到
输入/输出端上的数据被写入存储单元中。图中的双向箭头表示一组可双向传输数据的导线， 它所包含的导线数目等于并行输入/输出数据的位数。多数 RAM 集成电路是用一根读/写控 制线控制读/写操作的，但也有少数的 RAM 集成电路是用两个输入端分别进行读和写控制 的。
阎石《数字电子技术基础》(第5版)(章节题库 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件
一、选择题
1．（多选）关于PROM和PAL的结构，以下叙述正确的是（）。
A.PROM的与阵列固定，不可编程
B.PROM与阵列、或阵列均不可编程
C.PAL与阵列、或阵列均可编程
D.PAL的与阵列可编程
【答案】AD
【解析】PROM由存储矩阵、地址译码器和输出电路组成。其中与阵列是固定的，不可编程，初始时所有存储单元中都存入了1，可通过将所需内容自行写入PROM而得到要求的ROM，PROM的内容一经写入以后（改变的是或阵列），不能修改。PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。
二、填空题
1．与PAL相比，GAL器件有可编程的输出结构，它是通过对______行编程设定其______的工作模式来实现的，而且由于采用了______的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
【答案】机构控制字；输出逻辑宏单元；E2CMOS
2．PAL是______可编程，EPROM是______可编程。
【答案】与阵列；或阵列
3．GAL 是______可编程，GAL 中的OLMC 称______
【答案】与阵列；输出逻辑宏单元
4．在图8-1所示的可编程阵列逻辑（PAL ）电路中，Y 1＝______，Y 3＝______。
图8-1
【答案】；123234134124I I I I I I I I I I I I +++12
I I ⊕【解析】×表示连通，在一条线上的×表示与，然后通过或门连接在一起。
三、简答题
1．如图8-2所示为PAL16L8的一部分电路，试分析该电路，写出电路在X 控制下的函数F 对应于输入A 、B 、C 的逻辑表达式。
阎石《数字电子技术基础》名校真题解析及典型题精讲精练
加法：６＋９＝１５＝１２＋３，１２进位不计指针顺拨。这种加法称为加补。９是 ３的补码，用 －３表 示，补码 ＝进位位 － 数的绝对值，３ ＝１２－３＝９即 ６－３＝６＋（－３）＝６＋９＝３进位位自然丢失。
二、反码
反码是为了在求补码时不做减法运算。二进制的反码求法是：正数的反码与原码相同，负数的原 码除了符号位外的数值部分按位取反，即“１”改为“０”，“０”改为“０”，
三、补码：
正数的补码和原码相同，负数的补码是符号位为“１”，数值位按位取反加“１”，即“反码加 １”当做 二进制减法时，可利用补码将减法运算转换成加法运算。
求补码是符号位不变，这样求补码也要用减法，加
补就失去了意义。通过总结求补码可以这样完成：
原码取反加 １，即：
取反
＋１
１１０→００１→ ０１０
取反
＋１
－１１１０→ ０００１→００１０
取反
＋１
－０１１０→１００１→１０１０
原码变补码时符号位不变，所以通过逻辑运算（取反）和加法就可求出补码。此处需说明的是补
１．（１１０１１０１）Ｂ ＝（ ）Ｄ ＝（ ）Ｈ ２．下列四个数中与十进制数（１６３）Ｄ不相等的数是（ ）
阎石《数字电子技术基础》(第5版)(课后习题 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件
8.1
试分析图8-1的与-或逻辑阵列，写出Y 1、Y 2、Y 3
与A 、B 、C 、D 之间的逻辑
函数式。图8-1
解：
Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式分别为：
Y 1＝A'＋B ＋C ＋D'
Y 2＝AB ＋A'B'＋CD'＋C'DY 3＝ABCD ＋A'B'C'D'
8.2
试分析图8-2的与-或逻辑阵列，写出Y 1、Y 2与A 、B 、C 、D 之间的逻辑关系
式。
图8-2
解：
Y1、Y2与A、B、C、D之间的逻辑关系式分别为：
Y1＝（AB'＋A'B＋CD）'
当AB＝1时，Y2＝（CD'＋C'D）'，否则Y2呈现高阻态。
8.3 试分析图8-3中由PAL16L8构成的逻辑电路，写出Y1、Y2、Y3与
A、B、C、D、E之间的逻辑关系式。
图8-3
解：
Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式分别为：
Y1＝（A'B'＋A'C'＋A'D'＋A'E'＋B'C'＋B'D'＋B'E'＋C'D'＋C'E'＋D'E'）'
Y2＝ABCD＋ACDE＋ABCE＋ABDE＋BCDE
Y 3＝ABCDE
8.4 用PAL16L8产生如下一组组合逻辑函数。
画出与-
或逻辑阵列编程后的电路图。
PAL16L8的电路图见图8-3。
解：先将组合逻辑函数化为与-或-非形式。得到
用PAL16L8的实现如图8-4所示。
图8-4
8.5 试分析图8-5给出的用PAL16R4构成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图。工作时，11脚接低电平。
图8-5解：若11脚接低电平，电路正常工作。
阎石《数字电子技术基础》(第5版)(名校考研真题 触发器)【圣才出品】
第5章 触发器
一、选择题
1．为了使钟控RS触发器的次态为1，RS的取值应为（）。[成都理工大学2006 研]
A．RS＝0
B．RS＝01
C．RS＝10
D．RS＝11
【答案】B
【解析】当S＝l,R＝0时,Q＝1 、Q'＝O 。在SD＝1；当S＝0,R＝1 时,
Q＝0,Q'＝l；当S＝R＝0时，电路维持原来的状态不变。
2．设计一“00001111”串行序列发生器，最少需要触发器个数是（
）。[电子科技
大学2006 研]
【答案】B
【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如
Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。
3．（多选）下列所示的电路中，能完成逻辑功能的电路有（）。[北京邮
电大学2010研]
A B C D
【答案】ACD
【解析】D 触发器特性方程为＝；JK 触发器的特性方程为1n Q
D +=n Q ；T 触发器特性方程为＝;n+1n n Q J Q KQ =+0=n n n Q Q Q Q
=+n+1Q TQ TQ =+Q n+11⋅
=+=n n n
Q Q Q Q Q 二、填空题
1．对于D 触发器，欲使
则输入D ＝______。[成都理工大学2006研]
【答案】
【解析】根据D 触发器的特性方程，可得2．施密特触发器输入端加正弦波信号，则输出为同频率的______。[北京工业大学2008研]
【答案】矩形脉冲
【解析】施密特触发器状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号
数电考研阎石《数字电子技术基础》考研真题与复习笔记
数电考研阎石《数字电子技术基础》考研真题与复习
笔记
第一部分考研真题精选
第1章数制和码制
一、选择题
在以下代码中，是无权码的有（）。[北京邮电大学2015研]
A．8421BCD码
B．5421BCD码
C．余三码
D．格雷码
【答案】CD查看答案
【解析】编码可分为有权码和无权码，两者的区别在于每一位是否有权值。有权码的每一位都有具体的权值，常见的有8421BCD码、5421BCD码等；无权码的每一位不具有权值，整个代码仅代表一个数值。
二、填空题
1（10100011.11）2＝（）10＝（）8421BCD。[电子科技大学2009研] 【答案】163.75；000101100011.01110101查看答案
【解析】二进制转换为十进制时，按公式D＝∑k i×2i求和即可，再由十进制数的每位数对应写出8421BCD码。
2数（39.875）10的二进制数为（），十六进制数为（）。[重庆大学2014研]
【答案】100111.111；27.E查看答案
【解析】将十进制数转化为二进制数时，整数部分除以2取余，小数部分乘以2取整，得到（39.875）10＝（100111.111）2。4位二进制数有16个状态，不够4位的，若为整数位则前补零，若为小数位则后补零，即（100111.111）2＝（0010 0111.1110）2＝（27.E）16。
3（10000111）8421BCD＝（）2＝（）8＝（）10＝（）16。[山东大学2014研]
【答案】1010111；127；87；57查看答案
【解析】8421BCD码就是利用四个位元来储存一个十进制的数码。所以可先将8421BCD码转换成10进制再进行二进制，八进制和十六进制的转换。（1000 0111）8421BCD＝（87）10＝（1010111）2
阎石《数字电子技术基础》笔记和课后习题详解(第7~8章)【圣才出品】
阎石《数字电子技术基础》笔记和课后习题详解
第7章脉冲波形的产生和整形
7.1复习笔记
本章介绍矩形脉冲波形的产生和整形电路，详细介绍了常见的两种整形电路——施密特触发电路和单稳态电路，以及脉冲波形产生电路中，能自行产生矩形脉冲波形的各种多谐振荡电路，主要包括对称式和非对称式多谐振荡电路、环形振荡电路以及用施密特触发电路构成的多谐振荡电路等，还讲述了555定时器的工作原理和用它构成施密特触发电路、单稳态电路和多谐振荡电路的方法。本章重点内容为：施密特触发电路、单稳态电路、多谐振荡电路的工作原理和各元器件参数关系；脉冲电路的分析计算方法；555定时器的应用。
一、概述
1．获取矩形脉冲波形途径
（1）产生：不用信号源，加上电源自激振荡产生波形。
（2）整形：输入信号源进行整形。
2．矩形脉冲特性参数
描述矩形脉冲特性的主要参数如图7-1-1所示。
图7-1-1描述矩形脉冲特性的主要参数
（1）脉冲周期T：周期性脉冲序列中相邻脉冲的时间间隔；
（2）脉冲幅度V m：脉冲电压的最大变化幅度；
（3）脉冲宽度t w：脉冲前沿0.5V m～脉冲后沿0.5V m的一段时间；
（4）上升时间t r：脉冲上升沿0.1V m～0.9V m的时间；
（5）下降时间t f：脉冲下降沿0.9V m～0.1V m的时间；
（6）占空比q：t w与T的比值。
二、施密特触发器
1．施密特触发器的结构和工作原理
（1）电路结构：施密特电路是通过公共发射极电阻耦合的两级正反馈放大器，其结构如图7-1-2所示。
（2）电压传输特性：
①T1饱和导通时的v E值必低于T2饱和导通时的值，故由截止变为导通的输入电压会高于T1由导通变为截止的输入电压，便可得到图7-1-3所示的电压传输特性；
数字电子技术基础试题及答案1-阎石第五版
一、填空题：（每空3分，共15分）
1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。
2．将2004个“1”异或起来得到的结果是（）。
3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
4．TTL器件输入脚悬空相当于输入（）电平。
5．基本逻辑运算有: （）、（）和（）运算。
6．采用四位比较器对两个四位数比较时，先比较（）位。
7．触发器按动作特点可分为基本型、（）、（）和边沿型；
8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器
9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。
10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。
11．数字系统按组成方式可分为、两种；
12．两二进制数相加时，不考虑低位的进位信号是（）加器。
13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。
15．计数器按CP脉冲的输入方式可分为___________和___________。
16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18．4. 一个JK 触发器有个稳态，它可存储位二进制数。
阎石《数字电子技术基础》(第5版)(课后习题 数-模和模-数转换)【圣才出品】
第11章 数-模和模-数转换
11.1 在图11-1所示的权电阻网络D／A转换器中，若取V REF＝5 V，试求当输入数字量为d3d2d1d0＝0101时输出电压的大小。
图11-1
解：根据题意,当输入数字量为d3d2d1d0＝0101时，输出电压为
＝－1.5625 V
11.2 在图11-2给出的倒T形电阻网络D／A转换器中，已知V REF＝－8V，试计算当d3、d2、d1、d0每一位输入代码分别为1时在输出端所产生的模拟电压值。
图11-2
解：由题意可得
因此，当31d =时，O 4v V =；当21d =时，O v 2V =；当11d =时，O 1v V =；当01d =时，O 05v .V =。
11.3 在图11-3所示的D ／A 转换电路中，给定V REF ＝5V ，试计算
（1）输入数字量的d 9～d 0每一位为1时在输出端产生的电压值。（2）输入为全1、全0和1000000000时对应的输出电压值。
图11-3
解：由题意可得
因此，题（1）、（2）的结果如表11-1所示。
表11-1
11.4 在图11-3由CB7520所组成的D ／A 转换器中，已知V REF ＝－10V ，试计算当输入数字量从全0变到全1时输出电压的变化范围。如果想把输出电压的变化范围缩小一半，可以采取哪些方法?
解：由题意可得
当输入全为0时，有0O min v V =；当输入全为1时，有
()1010219992
REF O max V v .V =--=。因此，电压变化范围为0～9.99 V 。
如果想把输出电压的变化范围缩小一半，可以采取以下方法：
阎石《数字电子技术基础》(第5版)(名校考研真题 时序逻辑电路)【圣才出品】
第6章 时序逻辑电路
一、选择题
1．一个六位二进制减法计数器，初始状态为000000，问经过203个输入脉冲后，此计数器的状态为（）。[电子科技大学2008研]
A．110011
B．110101
C．111000
D．110110
【答案】B
【解析】六位减法器的计数周期为；203%64＝11，即从000000经过11个
6
264
计数周期，输出状态变为110101。
2．为了把串行输入的数据转换为并行输出的数据，可以使用（）。[北京科技大学2010研]
A．寄存器
B．移位寄存器
C．计数器
D．存储器
【答案】B
【解析】移位寄存器能能够串行输入串行输出，并行输入并行输出，串行输入并行输出。
3．一个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。[北京邮电大学2010研]
A ．1110
B ．1111
C ．1101
D ．1100
【答案】C
【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历4个时钟脉冲，即100个时钟脉冲时，计数为1001＋0100（4）＝1101
4．某计数器的状态转换图如下图所示，该计数器的模为（ ）。[电子科技大学2010
研]
A ．三
B ．四
C ．五
D ．八
图6-1
【答案】C
【解析】循环状态的有5个，也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题
1．8级扭环计数器的状态转换圈中，无效状态有______个。[电子科技大学2008研]
【答案】240
【解析】n 级扭环计数器的无效状态共有：个。
22n n 2．用移位寄存器产生1101010序列，至少需要______位的移位寄存器。[电子科技大学2010研
阎石《数字电子技术基础》笔记和课后习题详解-数制和码制【圣才出品】
2．二进制补码运算 在二进制算数运算中，将两个二进制数相减运算用这两个二进制数的补码的加法运算代 替。方法为先将两个带符号数写成补码形式，将这两补码按二进制加法相加即得运算结果的
5 / 28
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
4．八进制与二进制的转换 将二进制数转换为八进制数时，将二进制数的整数部分从低位到高位每 3 位分为一组， 小数部分从高位到低位每 3 位分为一组，并将各组代之以等值的八进制数。在方法上与二-
4 / 28
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
十六转换和十六-二转换的方法基本相同。例如：
圣才电子书
www.100xuexi.com
十万种考研考证电子书、题库视频学习平台
第 1 章 数制和码制
1.1 复习笔记
本章作为《数字电子技术基础》的开篇章节，是数字电路学习的基础。本章介绍了与数 制和码制相关的基本概念和术语，包括常用的数制和码制，最后给出了不同数制之间的转换 方法和二进制算术运算的原理和步骤。本章重点内容为：不同数制之间的转换，原码、反码、 补码的定义及相互转换，以及二进制的补码运算。
图 1-1-1 十-二进制整数部分的转换
3 / 28
圣才电子书 十万种考研考证电子书、题库视频学习平台
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)
观，有时可将逻辑函数式转换为真值表。
2．组合逻辑电路设计方法的步骤 （1）进行逻辑抽象：提出的设计要求是用文字描述的一个具有一定因果关系的事件， 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系，确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量，而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 （2）写出逻辑函数式：为便于对逻辑函数进行化简和变换，需要把真值表转换为对应 的逻辑函数式。 （3）选定器件的类型：根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路，或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 （4）将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时，应将函数式化成最简形式，即函数式中相加的乘 积项最少，而且每个乘积项中的因子也最少； ②使用中规模集成常用组合逻辑电路设计电路时，需要将函数式变换为适当形式，以便 用最少的器件和最简单的连线接成所要求的逻辑电路。
图 4-1 组合逻辑电路框图
二、组合逻辑电路的分析方法和设计方法
1 / 51
圣才电子书
www.100xuexi.com
1．分析方法百度文库
十万种考研考证电子书、题库视频学习平台
通常采用的分析方法是从电路输入到输出逐级写出逻辑函数，表示输出与输入关系的逻
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-可编程逻辑器件(圣才出品)
www.100xuexi.com
十万种考研考证电子书、题库视频学习平台
第 8 章 可编程逻辑器件
8.1 复习笔记
为某种专门用途而设计的集成电路称为专用集成电路（ASIC），然而在用量不大的情况 下，设计和制造这样的专用集成电路不仅成本很高，而且设计、制造的周期也太长。可编程 逻辑器件（PLD）是一种通用器件，它的逻辑功能是由用户通过对器件编程来设定的。用于 PLD 编程的开发系统，由硬件和软件两部分组成。硬件部分包括计算机和专门的编程器，软 件部分有各种编程软件。
2．GAL 的输入特性和输出特性 （1）GAL 是一种较为理想的高输入阻抗器件，在正常的输入电压范围内，输入端的漏
电流不超过10 A ，而且内部的输入电路还具有滤除噪声和静电防护功能。为了降低功耗，
同时也为了抑制外界干扰，未使用的输入端不应悬空，可以接电源或接地。 （2）GAL 的输出除具备一般三态输出缓冲器的特点（能驱动较大负载、起隔离作用以
四、复杂的可编程逻辑器件（CPLD） 将若干个类似于 GAL 的功能模块和实现互连的开关矩阵集成于同一芯片上，就形成了 CPLD。CPLD 多采用 E2CMOS 工艺制作。提高了集成度，同时又保持 EPLD 传输时间可预 测的优点。
五、现场可编程门阵列（FPGA） FPGA 由若干独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要 的数字系统。FPGA 属于高密度 PLD，其集成度可达百万门/片以上。
阎石数字电子技术基础第5版知识点总结课后答案
第1章数制和码制
1.1复习笔记
一、数字信号与数字电路
1.模拟信号和数字信号
模拟信号：幅度和时间连续变化的信号。例如，正弦波信号。
数字信号：在幅度和时间上取值离散的信号。例如，统计一座桥上通过的汽车数量。
模拟信号经过抽样、量化、编码后可转化为数字信号。
数字信号的表示方式：
（1）采用二值数字来表示，即0、1数字；0为逻辑0，1为逻辑1。
（2）采用逻辑电平来表示，即H（高电平）和L（低电平）。
（3）采用数字波形来表示。
2.模拟电路和数字电路
模拟电路：工作在模拟信号下的电路统称为数字电路。
数字电路：工作在数字信号下的电路统称为数字电路。
数字电路的主要研究对象是电路的输入和输出之间的逻辑关系；主要分析工具是逻辑代数关系；表达电路的功能的方法有真值表，逻辑表达式及波形图等。
二、几种常用的进制
不同的数码既可以用来表示不同数量的大小，又可以用来表示不同的事物。在用数码表示数量的大小时，采用的各种计数进位制规则称为数制，主要包括进位制、基数和位权三个方面。
进位制：多位数码每一位的构成以及从低位到高位的进位规则。
基数：在进位制中可能用到的数码个数。
位权：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数，权数是一个幂。
常用的数制有十进制、二进制、八进制和十六进制几种。
1.十进制
在十进制数中，每一位有0～9十个数码，所以计数基数为10。超过9的数必须用多位数表示，其中低位和相邻高位之间的关系是“逢十进一”，故称为十进制。
十进制的展开形式为
式中，是第i位的系数，可以是0～9十个数码中的任何一个。
数字电子技术基础阎石第五版课后答案
数字电子技术基础阎石第五版课后答案
第一章：引言
1.数字电子技术是现代电子技术的基础，它是将模拟
电子技术应用到数字系统中的学科。数字电子技术的发展
对计算机技术、通信技术等领域起到了重要的推动作用。
2.数字电子技术的基本概念包括数字信号、模拟信号、信号采样、量化、编码等。
3.数字电子技术的应用广泛，涵盖数字计算机、数字
通信、数字音频、数字视频等多个领域。
第二章：数字逻辑基础
1.逻辑代数是数字电子技术的基础，它包括逻辑运算、逻辑表达式、逻辑函数等概念。
2.逻辑代数的基本运算包括与运算、或运算、非运算等。
3.逻辑函数可以用真值表、卡诺图等形式表示。
4.数字逻辑电路是由逻辑门组成的，常见的逻辑门有与门、或门、非门等。
5.在数字逻辑电路中，还有多种逻辑门的组合形式，如与或非门、与非门等。
第三章：组合逻辑电路
1.组合逻辑电路是由多个逻辑门组成的电路，逻辑门的输入和输出之间没有时钟信号的约束。
2.组合逻辑电路的设计过程包括确定所需逻辑关系、选择合适的逻辑门、进行逻辑门的连线等。
3.组合逻辑电路常见的应用有加法器、减法器、译码器、多路选择器等。
4.确定组合逻辑电路的最小项和最大项是一种常用的设计方法。
5.组合逻辑电路可以用Karnaugh图来进行化简和优化。
第四章：时序逻辑电路
1.时序逻辑电路是由组合逻辑电路和触发器组成的电路，触发器引入了时钟信号来控制电路的状态。
2.触发器的种类有RS触发器、D触发器、JK触发器等。
3.时序逻辑电路中常见的电路有时钟发生器、计数器、寄存器等。
4.时序逻辑电路在数字系统中起到了重要的作用，可
数电第五版阎石课后习题及答案
2020/2/11
25
【题5.21】 在图P5.21所示的主从JK触发器电路中，CLK 和 A 的电压波形如图中所示，试画出 Q 端对应的电压波形。设触 发器的初始状态为 Q = 0.
202wenku.baidu.com/2/11
26
利用这个电路可以监视在CLK=1期间A端是否有高电平信号 输入。如果A端有高电平输入信号，则Q端给出一个正脉冲； 如果A端没有输入信号，则Q端始终为0.
2020/2/11
27
14
解：根据JK触发器逻辑功能的定义及脉冲触发的动作特点， 画出的Q,Q'端电压波形如图A5.11。
2020/2/11
15
[题5.12] 若主从结构JK触发器CLK, , ,J,K端的电压波形如图 P5.12所示，试画出Q,Q'端对应的电压波形。
2020/2/11
16
解：根据JK触发器逻辑功能的定义及脉冲触发方式的动作特 点，画出的Q,Q' 端电压波形如图A5.12。
2020/2/11
17
【题5.14】已知维持阻塞结构 D触发器各输入端的电 压波形如图 P5.14 所示，试画出 Q ,Q '端对应的电压波形。
2020/2/11
18
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的 边沿触发方式，即可画出Q和Q'的电压波形如图A5.14。