8086 8088 引脚图+内部组成框图
1 80868088微处理器的内部结构
微机原理第2章8086/8088系统结构8086/8088微处理器的内部结构微机原理8086是Intel系列的16bit微处理器，属第三代。
它有16bit数据总线和20bit地址线，可寻址1M空间。
8088有8bit数据总线和20bit地址线，可寻址1M空间。
其内部有16bit数据总线。
AH AL BH BL SI ALU 运算数暂存器标志寄存器EU控制电路16位CSDSSS ES IP 内部暂存器8位1 2 3 4 5 6执行部件（EU ）总线控制电路 指令队列缓冲器总线接口部件（BIU ）通用寄存器加法器80888086累加器基址寄存器计数寄存器数据寄存器堆栈指针基址指针目的变址源变址AX BX CX DX微机原理CPUEUBIU •16位通用寄存器组（AX、BX、CX 、DX、SP、BP、SI、DI）•算术逻辑单元—ALU•暂存器•EU控制器•标志寄存器—FLAG•段寄存器组（CS,DS,SS,ES）,指令指针—IP •地址加法器•指令队列•总线接口控制逻辑微机原理EU 部件不直接与外部总线相连。
它从BIU的指令队列中取指令和数据。
EU 负责指令的执行。
BIU 根据EU 的请求，完成CPU 与存储器或I/O 之间的数据传送。
功能：符号名称高8位符号低8位符号AX累加器AH AL BX基址寄存器BH BL CX计数寄存器CH CL DX数据寄存器DH DL这里的寄存器可以8位或16位参与操作。
符号名称SP堆栈指针寄存器BP基址指针寄存器SI源变址寄存器DI目的变址寄存器这里的寄存器只能以16位参与操作。
符号名称CS代码段寄存器DS数据段寄存器ES附加段寄存器SS堆栈段寄存器IP指令指针寄存器D15D14D13D12D11D10D9D8 x x x x OF DF IF TF D7D6D5D4D3D2D1D0 SF ZF x AF x PF x CF符号名称定义CF进位标志运算中，最高位有进位或借位时CF=1，否则CF=0 PF奇偶标志运算结果低8位“1”个数为偶数时PF=1，否则PF=0 AF辅助进位D3有向D4进（借）位时AF=1，否则AF=0ZF零标志运算结果每位均为“0”时ZF=1, 否则ZF=0SF符号标志运算结果的最高位为1时SF=1，否则SF=0OF溢出标志运算中产生溢出时OF=1, 否则OF=0符号名称功能TF陷阱标志TF=1将使CPU进入单步执行指令IF中断标志IF=1允许CPU响应可屏蔽中断DF方向标志DF=1将从高地址向低地址处理字符串所以：CF=0PF=1AF=1ZF=0SF=1OF=0微机原理下次课见。
8086&8088处理器
微型计算机主要由微处理器(CPU)、主存储器(MM)、外部设备及互联设备组成，总线(数据总线、地址总线、控制总线)在各部件之间提供通信，其系统结构图如图1-7。
其中，CPU是它的核心部分，主要由Intel 8086微处理器组成；主存储器用来保存程序和数据。
图1-7 微型计算机的组成结构图Intel 8086/8088是Intel公司1977年推出的16位微处理器，按功能可分为两大部分：执行部分EU(Execution Unit)和总线接口部分BIU(Bus Interface Unit)。
其内部结构如图1-8。
图1-8 8086/8088内部结构图★ 执行部分(EU)执行部分EU负责指令的执行，并进行算术逻辑运算等。
EU从BIU中的指令队列中取得指令。
当指令要求将数据放在寄存器或输出到外部设备，或者要从寄存器或外部设备读取数据时，EU就向BIU发出请求，BIU根据EU发来的请求完成这些操作。
它包括一个算术逻辑单元(ALU)、一组通用寄存器和标志寄存器组成，它们均是16位的。
执行部件中含有8个16位的寄存器，这些寄存器属于CPU的专用寄存器，按其用途可将它们分成两组：数据寄存器组和指示器变址寄存器组。
1、数据寄存器组(AX、BX、CX、DX)数据寄存器主要用来保存操作数或运算结果等信息。
它们的存在减少了为存取操作数所需访问总线和主存的时间，加快了机器的运行速度。
其中AX称为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器。
它们既可以作为16位寄存器使用，又可按高8位和低8位作为8位寄存器使用，因此，又将这4个寄存器分为两组：High组(AH、BH、CH、DH)和Low组(AL、BL、CL、DL)。
除此之外，这些寄存器还有其他的用途。
2、指示器变址寄存器组(SI、DI、SP、BP)这4个寄存器均为16位寄存器，它们一般用来存放操作数的偏移地址，用作指示器或变址寄存器。
其中，SP 称为堆栈指示器，BP 称为堆栈操作的基址寄存器。
微机原理第二章课件-8086_8088微处理器的内部结构分解
(3) 6字节的指令队列：总线接口部件从内 存中取来的指令放在一个缓冲区中，这个 缓冲区叫指令队列。执行部件在执行指令 过程中从指令队列取来指令执行。 (4) 输入/输出控制电路：该控制电路将 8086CPU的片内总线与系统总线相连，是 8086CPU与外部交换数据的必经之路。
2、执行部件EU(Execution Unit)
第二节 CPU的外部结构
8086/8088CPU芯片都是40条引脚的双列 直插式封装。部分引脚采用了分时复用方 式，即同一条引脚在不同的时刻具有不同 的用途。如图2.3所示。 8086/8088CPU可有两种工作模式，即最 大模式和最小模式。不同模式下个别引脚 的功能是不同的。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
(4) 标志寄存器FR
FR主要用来标志运算结果的状态，以及控制CPU的 操作。各标志位定义如图2. 2所示（共有9个标志）：
下图是80x86微处理器的标志寄存器，从 图中可知，他们是向下兼容的。
标志位共有9个，6个是状态标志，用来表示运算结果的 特征，包括CF、PF、AF、ZF、SF和OF；3个是控制标志， 用来控制CPU的操作，包括IF、DF和TF。 ① 状态标志： CF：进位标志，表示本次运算中最高位（第7位或第15 位）有进位或有借位。 PF：奇偶标志。 PF=1表示本次运算中低8位有偶数个 “1”； PF=0表示有奇数个“1”。 AF：辅助进位标志。 AF=1表示本次运算第3位向第4位有 进位或有借位。在十进制运算中作为是否进行十进制调整 的依据。 ZF：零标志。ZF=1表示本次运算结果为零，否则ZF=0 SF：符号标志。 SF=0为正数； SF=1为负数。 OF：溢出标志。 OF=1表示本次运算结果产生溢出，否则 OF=0。所谓溢出就是指运算结果超出了相应类型数据所能
第2章 Intel 8086与8088微机系统结构PPT课件
地 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK
地
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9 8086 32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
• 最小模式和最大模式的概念
– 最小模式：系统中只有一个8086/8088微处理器，所有的总线控制信号由它产 生
– 最大模式：系统中有多个微处理器，其中一个主处理器为8086/8088，其它的 称为协处理器。
• 8087数值运算协处理器：高精度的整数和浮点运算，超越函数的计算 • 8089输入/输出协处理器：两个DMA通道的管理
低接收高发送5mio存储器输入输出控制信号输出6wr写信号输出7hold总线请求信号输入8hlda总线响应信号输出8088cpu的第34引脚称ss0它和miodtr组合决定当前总线周期的操作8088的ss0miodtr组合miodtrss0操作000取指令001读内存010写内存011无源状态100发中断响应信号101读io端口110写io端口111暂停8086最小模式的典型配置8284连接见后8284aresetreadyclkreadyalebhestbbhereseta19a16ad15ad08282锁存器三片地址总线8286收发器二片数据总线denoedtrtmiowrrdhlodhldaintr控制总线mnmx5vinta8086的引脚信号在最大模式时的含义1qs1qs0指令队列状态信号输出00无操作01从指令队列中的第一个字节取走代码10队列为空11除第一个字节外还取走了后续字节中的代码2s2s1s0总线周期状态输出信号000发中断响应信号001读io端口010写io端口011暂停100取指令101读内存110写内存111无源状态3lock总线封锁信号输出系统中其它设备不能占用总线4rq1gt1rq0gt0总线请求输入总线请求允许输出8086最大模式的典型配置8284aresetreadyclkreadybhea19a168282锁存器bhereset地址总线a19a16ad15ad0三片8286收发器stb代替协调总线二片数据总线oetmiowrrddtrale共享控制s0s1s28288总线控制器inta控制总线中断rqgt0intr8259a中断控制器请求mnmxgndrqgt18086操作和时序?系统复位和启动操作当reset信号变高维持标志寄存器
8086-88的引脚与功能
入信号，低电平有效 (15)RESET：CPU的复位输入信号，高电平有效 (16)HOLD：向CPU提出保持请求信号,高电平有效
微机原理
(17)HLDA：CPU对HOLD请求的响应信号，高电平 有效
微机原理
8282
微机原理
8282锁存器
DI0 D Q
DO0
CLK
DI7
STB OE
DO7
微机原理
8286收发器
A0
B0
A7
B7
T
OE
微机原理
3．总线控制器8288 8086 CPU在最大模式下工作时，要借助于总线控 制器8288来形成系统的控制总线。
微型计算机基本原理与接口技术
通常采用MIPS（Million Instructions Per Second） 单位，即每秒执行百万条指令的含义。
2. 最小模式读/写操作总线周期
CLK
A19/S6~A16/S3 A15~A8 AD7~AD0
ALE IO/M RD
一个总线周期
T1
T2
T3
T4
地址输出
状态输出
地址输出
地址输出
数据输入
DT/R DEN
图 8088 读总线周期
微机原理
CLK
A19/S6~A16/S3 A15~A8 AD7~AD0
ALE IO/M WR
DT/R DEN
一个总线周期
T1
T2
T3
T4
地址输出
状态输出
地址输出
第三章_2_8086-8088_cpu_引脚功能_总线结构和时序
38086/8088 CPU 引脚功能、总线结构和时序3.1.3 8086/8088控制引脚BHE / S7与特殊的存储器结构方式A19A1A0BHESEL A18A0SELA18A奇地址存储体偶地址存储体D7D0D7D0D15D8D7D0图 3.1 8086 存储器结构该复用引脚 S7 1没有明确定义，但 BHE 0 表明 D8 D15高8位数据线有效。
该信号和地址线 A0合起来决定了当前数据在数据总线上以何种格式出现。
该引脚与8086 特殊的存储器结构密切相关。
8086 的 1MB 存储器由两个存储体组合而成。
如图 3.1 所示。
图中偶数与奇数存储总体各占512KB，其选通信号分别为BHE和 A0,偶地址存储体数据线只和低8 位数据总线相连，奇地址存储体数据线只和高 8 为数据总线相连。
这种存储器结构决定了：若A0，=0BHE 0 ，则可在一个总线周期内读/写一个“对准字”，这属于正常操作；若 BHE =1，A=0，则只能从存储器中读 / 写一个字节的数据，且只能通过一 D0D进行传递；反之，若 BHE 0，A=1，则也可70读/ 写一个字节，但该字节的数据是由奇地址存储体中取出的，故它必须通过高位数据线 D8 D15传递。
如果一个字在存储体中是“非对准”存放，则必须先用一个总线周期存取高8 位（奇地址），然后再用一个总线周期读 / 写低 8 位（偶地址），使存取速度减慢造成时间浪费。
这主要是因为 BHE 及A0的有效时间与操作指令有关。
这就再次提醒我们，在存储器中存储信息时，一定要按8086 存储器结构的特殊要求存放。
在 8088 中，由于数据总线总是8 位的，每个总线周期只能完成一个字节的操作，不存在上述问题，且CPU也没有BHE这个引脚。
3.1.4 复位信号 RESET的作用RESET是外部引入 CPU的信号，高电平有效，脉冲宽度不低于4个时钟周期。
若是上电复位，脉冲宽度就应大于50s。
8086-8088微处理器的内部结构
3 段寄存器与指令指针寄存器
微机原理
CS：代码段寄存器 DS：数据段寄存器 SS：堆栈段寄存器 ES：附加段寄存器 IP:指令指针寄存器
注意：DS、SS和ES寄存器的内容可由程序 设置，而CS寄存器的内容不能用程序设置
4．标志寄存器FLAG
微机原理
用于存放CPU工作过程中的状态，其中9位有
定义, 9位中6位表示状态，3位表示控制标志。 （1）状态标志位
OF：溢出标志位（Overflow Flag ）。 当两个带符号数进行运算产生溢出时， OF=1；否则OF=0。
微机原理
例：十六进制数0CCCCH与十六进制数5115H相加， 请写出运算后六个标志状态位的值。 解： 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 （0CCCCH）
+ 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 （5115H） 10 0 0 1 1 1 0 1 1 1 1 0 0 0 0 1
1.2 8086/8088 内部寄存器
寄存器
AX BX CX DX
运算器
状态寄存器
控制器
处理器
指
控制逻辑
令 寄
存 器
寄存器
IP
CS
BP
DS
SI
SS
DI
ES
SP
主存
取指
微机原理
微 处 理 器 一 般 编 程 结 构
通用寄存器组
微机原理
AX：累加器。可分成两个八位寄存器AH、 AL使用。
BX：基址寄存器。可分成两个八位寄存 器BH、BL使用。
与•标外志部寄总存器线—相—连FLAG
CPU
•段寄存器组
（CS、DS、SS、ES）
8086-8088CPU系统结构
1.2 8086/8088寄存器结构及用途
1.1.3 指针寄存器和变址寄存器
▲指针寄存器：
♣ SP：堆栈指针寄存器 ♣ BP：基址指针寄存器
▲变址寄存器：
♣ SI：源变址寄存器 ♣ DI：目的变址寄存器
汇编语言程序设计
8086/8088CPU系统结构
• 1.1 Intel8086/8088微处理器的结构 • 1.2 8086/8088寄存器结构及其用途 • 1.3 8086的存储器组织
• 1.4 堆栈
1.1 Intel8086/8088微处理器的结构
• 1.1.1 8086微处理器的结构
8086微处理器由两大部分组成： ♣ 执行部件EU ♣ 总线接口部件BIU 其内部结构如图（P20 图1.1）
1.3 8086的存储器组织
• 1.3.2 存储器的分段结构
◆8086CPU的寻址能力为：220=1MB； ◆8086CPU的内部寄存器为16位，直接 寻址：216=64KB； ◆在8086系统中引入逻辑段的概念：把 的地址空间划分为任意个逻辑段，长度 为64KB。
1.3 8086的存储器组织
• 1.3.3 物理地址和逻辑地址
▲是CPU与外部存储器、I/O设备的接口；
▲BIU由以下几部分组成： ♣16位指令指针寄存器IP； ♣指令队列； ♣4个16位段寄存器CS、DS、ES、
SS； ♣20位地址加法器； ♣总线控制部件。
1.1.1 8086微处理器的结构
• 3. BIU和EU的管理
▲二者处于并行的工作状态和重叠的工 作方式； ▲相互配合，协调工作； ▲充分利用总线实现最大限度的信息传 输，提高了程序的执行速度。
80888086的功能结构
2.2.4 8088/8086的功能结构一、8088/8086的结构8086与8088在结构上都是由执行单元EU和总线接口单元BIU两大部分构成。
以下是8088/8086的内部结构框图。
●执行单元EU负责执行指令。
EU在工作时不断地从指令队列取出指令代码，并完成指令所要求的操作。
它由算术逻辑单元ALU、通用寄存器REGs、标志寄存器FLAGS和EU控制部件组成。
各部件的功能如下：ALU：即运算器，进行算术、逻辑、移位、偏移地址计算等各种运算。
FLAGS：存放运算结果的特征，如进借位、是否为零、奇偶性、溢出等。
REGs：临时存放操作数、运算结果以及操作数地址等。
EU控制部件：接收指令队列中的指令，进行指令译码、分析，形成各种控制信号，实现EU 各个部件完成规定动作的控制。
●总线接口单元BIU负责CPU与存储器、I/O接口之间的信息（包括数据、地址、控制命令等）传送。
包括生成访问存储器所需的20位的物理地址、不断从内存中取指令并送到指令队列、以及配合EU对指定的内存单元或者外设端口进行数据存取操作。
BIU由段寄存器、指令指针寄存器IP、指令队列、地址加法器以及总线控制逻辑组成。
各部件的功能如下：总线控制逻辑：CPU与外总线之间的接口，实现指令、数据以及其他外部信息的存取。
段寄存器：存放存储器段的段基地址。
指令指针寄存器：存放当前要读取的指令的地址。
它相当于前面介绍过的指令计数器PC。
指令队列：8088和8086的指令队列长度分别为4字节和6字节，为FIFO(先进先出)结构。
当EU从指令队列中取走指令，指令队列出现空字节时，BIU就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中。
当EU需要数据时，BIU根据EU给出的地址，从指定的内存单元或外设中取出数据供EU使用。
当运算结束时，BIU将运算结果送入指定的内存单元或外设。
当指令队列空时，EU就等待，直到有指令为止。
若BIU正在取指令，EU发出访问总线的请求，则必须等BIU取指令完毕后，该请求才能得到响应。
第2讲 Intel 8086_8088的结构
2、 微型计算机内部结构
内部——内部为了减少连线所占面积，采用单总线，即： 内部所有单元电路都挂在内部总线上，分时使用总线。
通常微处理机内部结构及外部连接方法如下图所示。
内部数据总线
DB7~DB0
数据总线缓冲器/锁存器
累加器 （8位）
锁存器 （8）
暂存寄存 器（8）
标志寄存 器
算术逻辑单 元
ALU
（
(物理) 地址
16进制
寻
0000 0000 0000 0000 0000B =
址
0000 0000 0000 0000 0001B =
能 力 、 寻 址
寻 址 范 围
0000 0000 0000 0000 0010B =
...
...
空
间
）
1111 1111 1111 1111 1111B =
00……00～11……11B＝00000H～FFFFFH
8086的外部数据总线16位，8088 是8位数据总线。 Intel 8086，16位机. Intel 8088（简称8088）是一种准16位微处理器， 在Intel 8080与8085的基础上发展起来的。
（一） 8086/8088微处理器功能结构
8086/8088微处理器功能结构
分两部分： 1、总线接口单元 BIU（Bus Interface Unit） 2、执行部件 EU （Execution Unit）
80868088引脚图+内部组成框图
80868088引脚图+内部组成框图8086（16位）/8088（准16位）引脚图及内部组成框图◆8086/8088外部结构：——表现为数量有限的输入/输出引脚（构成了处理器级总线）。
——均为40引脚。
◆8086/8088内部组成:EU执行单元和BIU总线接口单元两个独立单元组成。
EU execution unit →不直接与外部打交道。
BIU bus interface unit→负责与外部存储器和I/O端口交换数据。
EU的任务：负责执行所有指令、给BIU单元提供地址信息和数据信息、管理通用寄存器、标志寄存器。
BIU的任务：负责执行所有的外部总线周期。
取指令：从存储器指定地址取出指令送入指令队列排队等待EU控制器按顺序执行。
执行指令：根据EU命令对指定存储单元或I/O端口存取数据。
8086与8088主要区别:内部指令队列缓冲器大小不同和外部数据总线位数不同[内部]内部ALU数据总线根数相同。
→都具有16位数据总线。
可处理8位的或16位的数据。
内部Q总线根数相同。
→都具有8位的指令队列总线Q总线。
内部指令队列缓冲器大小不同。
8086→可容纳6个字节，且在每一个总线周期从存储器可以取出2个字节的指令代码填入指令队列。
8088→只能容纳4个字节，且在每一个总线周期从存储器只能取出1个字节的指令代码填入指令队列。
[外部]外部地址总线根数相同。
→都有20根地址总线。
直接寻址1M字节存储器：202=1M直接寻址64K个I/O端口（寄存器）：162=64K外部数据总线位数不同。
8086外部→16根数据总线。
8088外部→8根数据总线。
8086和8088引脚图
••AD7～AD0（Address/Data）地址/数据分时复用引脚，双向、三态在第一个时钟周期输出存储器或I/O端口的低8位地址A7～A0，其他时间用于传送8位数据D7～D0•A15～A8（Address）中间8位地址引脚，输出、三态这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15～A8•A19/S6～A16/S3（Address/Status）地址/状态分时复用引脚，输出、三态•ALE（Address Latch Enable）地址锁存允许，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：AD7～AD0和A19/S6～A16/S3正在传送地址信息•IO/M*（Input and Output/Memory） I/O或存储器访问，输出、三态•WR*（Write）写控制，输出、三态、低电平有效有效时，表示CPU正在写出数据给存储器或I/O端口•RD*（Read）读控制，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据•READY 存储器或I/O口就绪，输入、高电平有效•DEN*（Data Enable）数据允许，输出、三态、低电平有效•DT/R*（Data Transmit/Receive）数据发送/接收，输出、三态高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收）•SS0*（System Status 0）最小组态模式下的状态输出信号•INTR（Interrupt Request）可屏蔽中断请求，输入、高电平有效•INTA*（Interrupt Acknowledge）可屏蔽中断响应，输出、低电平有效•NMI（Non-Maskable Interrupt）不可屏蔽中断请求，输入、上升沿有效•HOLD总线保持（即总线请求），输入、高电平有效•HLDA（HOLD Acknowledge）总线保持响应（即总线响应），输出、高电平有效•RESET复位请求，输入、高电平有效•MN/MX*（Minimum/Maximum）模式选择，输入接高电平时，8088引脚工作在最小模式；反之，8088工作在最大模式•TEST*测试，输入、低电平有效•CPU引脚是系统总线的基本信号•可以分成三类信号：•8位数据线：D0～D7•20位地址线：A0～A19•控制线：•ALE、IO/M*、WR*、RD*、READY•INTR、INTA*、NMI，HOLD、HLDA•RESET、CLK、Vcc、GNDAD15 ~ AD0（Address/Data）地址/数据分时复用引脚，双向、三态A19/S6 ~ A16/S3（Address/Status） (35 ~ 38)地址/状态分时复用引脚，输出、三态ALE（Address Latch Enable） (25)地址锁存允许，输出、高电平有效，是微处理器提供给地址锁存器8282/8283的控制信号(不能悬空) IO* /M（Input and Output/Memory） (28) I/O或存储器访问，输出、三态WR*（Write） (29) 写控制，输出、三态、低电平有效RD*（Read） (32) 读控制，输出、三态、低电平有效DEN*（Data Enable） (26) 数据允许，输出、三态、低电平有效DT/R*（Data Transmit/Receive） (27)数据发送/接收，输出、三态高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收）READY (22) 存储器或I/O口就绪，输入、高电平有效如果测到高有效，CPU直接进入下一步如果测到无效，CPU将插入等待周期TwSSO*（System Status O） (34) 最小组态模式下的状态输出信号INTR（Interrupt Request） (18) 可屏蔽中断请求，输入、高电平有效INTA*（Interrupt Acknowledge） (24) 可屏蔽中断响应，输出、低电平有效NMI（Non-Maskable Interrupt） (17) 不可屏蔽中断请求，输入、上升沿有效HOLD (31) 总线保持（即总线请求），输入、高电平有效HLDA（HOLD Acknowledge） (30)总线保持响应（总线响应），输出、高电平有效RESET (21)复位请求，输入、高电平有效MN/MX*（Minimum/Maximum） (33) 组态选择，输入接高电平时，8086引脚工作在最小模式；反之，8086工作在最大模式TEST* (23) 测试，输入、低电平有效CPU引脚是系统总线的基本信号可以分成三类信号⏹16位数据线：D0 ~ D15⏹20位地址线：A0 ~ A19⏹控制线：⏹ALE、IO/M*、WR*、RD*、READY⏹INTR、INTA*、NMI，HOLD、HLDA⏹RESET、CLK、Vcc、GND。
第5讲 8086_8088微处理器引脚功能、总线结构和时序
第五讲 8086/8088微处理器引脚功能、 总线结构和时序
0、 引言与复习 第一节、8086/8088引脚信号和功能 第二节、8086/8088最小模式和最大模式 第三节、8086/8088主要操作和时序 第四节、 8086存储器的分体结构
0、引言与复习
接口技术中我们需用到CPU的引脚信号： 连接I/O接口芯片，连接存储器芯片——CPU各 个引脚有何作用？输出什么信号？当连接存储器 （或I/O接口）芯片时如何连接？…… 都需我们熟悉CPU的引脚信号Î
ALE (QS0)
AD0
ALE(QS0)
INTA (QS1)
NMI
INTA(QS1)
TEST
INTR
TEST
READY
CLK
READY
RESET
地
RESET
8086/8088外部引脚图（括号内为最大模式时引脚名） MN/MX
地
Vcc(5V)
AD14
AD15
8086/8088CPU是双列直插式
芯片， 共有40条引脚;
（3）控制总线
地 AD14
Vcc(5V) AD15
②RD读控制引脚（32脚，
8086-8088微处理器
令取出来。 EU的运行步骤是“执行指令1-执行指令2-· · · · · · 执 行指令n”，实际上把取指令的时间省掉了。这样可以提高 CPU运算的速度。(见图4.1.1) 由于EU部分的寄存器和总线都是16位的，所提提供的 地址也是16位的。而8086/8088所访问的存储空间是1M字节， 需要20位地址信号。固此，BIU要对EU提供的地址重新处 理。处理的方法是将EU提供的地址和左移4位的段地址相加， 以得到实际要访问的20位的存储地址。图中的4个段寄存器 （CS、DS、SS和ES）就是专门存放段地址用的，BIO中的 运算器则完成地址相加、产生实际地址的功能。 三、8086/8088的寄存器结构 8086/8088有14个寄存器，它们都是16位的，这些寄存 器按功能可为6类通用寄存器4个、地址指针寄存器2个、变 址寄存器2个、段寄存器4个、指令指针寄存器和标志寄存器
二、总线接口部件（BIU）
总线接口部件由指令指针存器（即程序列、地址产生及 总线控制逻辑等部分组成。 BIU执行EU所要求的全部总线操作，按照EU的要求， 向存储器和I/O器件传送数据。 BIU具有预取指令的功能。在EU执行指令其间，BIU提 前从存储器取出一些指令，按执行的顺利，装入指令队列中。 该队列共同体个单元，能保存折个字节的指令，队列按“先 进先出”的原则组织。EU执行完当前指令后，指令队列中 的指令依次送入EU，EU又开始执行下一条指令。 在8位微型机中，一般CPU都是按“取指令1-执行指令 1-取指令2-执行指令2· · · · · · -取指令n-指行指令n”这样一个步骤 执行的。如果把这种方式比喻为单轨制，则8086/8088采用 的就是双轨制。EU负责执行指令，BIU提前把要执行的指
寄存器（ＩＰ）的内容，就是下一条要执行的指令地址。 ２．ＤＳ寄存器 数据段寄存器。它含有当前数据段的首地址，通常数据 段用来存放数据和变量，数据段寄存器内容加上指令中的偏 移值，即为对数据段指定单元操作的地址。 ３．ＳＳ寄存器 堆栈段寄存器。它保存当前堆栈的首地址，堆栈是存储 器中设置的一种数据结崐构，用于存放数据和地址，有先进 后出的特点，在调用子程序时，保留返回主程序崐的地址， 也用来保留进入子程序将要改变其值的各寄存器的内容等。 ４．ＥＳ寄存器 附加段寄存器。附加段是在进行字符串操作时，作为目 地段地址使用，这个附加段是附加的一个数据段，如用ＤＳ 作为数据段段地址，ＳＩ为源地址偏移，将一崐个字串从源
8088微处理器
总线
运算寄存器
EU 控 制系统
指令队列 Q总线 （8位） 1 2 3 4 5 6 8088 8086
ALU
标志寄存器
执行单元 EU
总线接口 单元BIU
寄存器
通用寄存器 段寄存器
AH BH CH DH
AL BL CL DL
AX,累加器 Accumulator BX,基数寄存器 Base CX,计数寄存器 Count DX,数据寄存器 Data
方向标志DF（Direction Flag）： 用于串操作指令中的地址增量修改 （DF＝0）还是减量修改（DF＝1）。 STD CLD 跟踪标志TF（Trap Flag）： 若TF＝1，则CPU按跟踪方式（单步方 式）执行程序。
BIU与EU的动作管理 * 关于流水线计算机（Pipeline Computer） 这类计算机的结构采用生产上的流水线概念， 把每条指令分为若干个顺序的操作，每个操作分别 由不同的处理部件实现。这样构成的计算机，可以 同时处理若干条指令，对于每个处理部件来讲，每 条指令的同类操作（如“取指令”）像流水一样连 续被加工处理，这种指令重叠、处理部件连续工作 的计算机，称为流水线计算机。 采用流水线方式可以提高计算机的处理速 度和提高处理部件的使用效率。
8086/8088CPU的功能框图
通 用 寄 存 器 AH AL BH BL CH CL DH DL SP BP DI SI AX BX CX DX
∑
地址总线 20位 数据总线 8088:8位 8086:16位
段寄存器
指令指针
ALU数据总线（16位）
CS DS SS ES IP 内部暂存器
总线 控 制逻辑 外部
CPU执行指令的过程，可具体分为六个步骤：
8088主要引线及内部结构
浮点存/ 浮点 MOVE
浮点 SSE/ MMX 乘加 SSE2
256位，全速
L1数据缓存
硬件数据预取
8K字节，4路，双端口
2
1. 8088 CPU最小模式下的主要引脚信号
8088最小模式下的主要引脚信号
4组
完成一次访问内存或接口所需要的主要信号
与外部同步控制信号
中断请求和响应信号
构ห้องสมุดไป่ตู้：
运算器 8个通用寄存器 1个标志寄存器 EU部分控制电路
功能
指令译码 指令执行 暂存中间运算结果 保存运算结果特征
14
总线接口单元
功能：
从内存中取指令到指令预取队列
指令预取队列是并行流水线工作的基础
负责与内存或输入/输出接口之间的数据传送 在执行转移程序时，BIU使指令预取队列复位，从指定的新地址
总线保持信号
HOLD：总线保持请求信号输入端。当CPU以外的其他设备要求 占用总线时，通过该引脚向CPU发出请求。
HLDA：总线保持响应信号输出端。CPU对HOLD信号的响应信
号。
11
8088和8086CPU引线功能比较
数据总线宽度不同
8088的外部总线宽度是8位，8086为16位。
访问存储器和输入输出控制信号含义不同
8088——IO/M=0表示访问内存； 8086——IO/M=1表示访问内存。
其他部分引线功能的区别
12
2. 8088内部结构
执行单元（EU） 总线接口单元（BIU）
通
AH BH
AL AX BL BX
用 CH CL CX
寄 DH DL DX
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8086（16位）/8088（准16位）引脚图及内部组成框图
◆8086/8088外部结构：
——表现为数量有限的输入/输出引脚（构成了处理器级总线）。
——均为40引脚。
◆8086/8088内部组成:
EU执行单元和BIU总线接口单元两个独立单元组成。
❶EU execution unit →不直接与外部打交道。
❷BIU bus interface unit→负责与外部存储器和I/O端
口交换数据。
❸EU的任务：负责执行所有指令、给BIU单元提供地
址信息和数据信息、管理通用寄存器、标
志寄存器。
❹BIU的任务：负责执行所有的外部总线周期。
取指令：从存储器指定地址取出指令送入指令队列排队
等待EU控制器按顺序执行。
执行指令：根据EU命令对指定存储单元或I/O端口
存取数据。
8086与8088主要区别:
内部指令队列缓冲器大小不同和外部数据总线位数不同[内部]
❶内部ALU数据总线根数相同。
→都具有16位数据总线。
可处理8位的或16位的数据。
❷内部Q总线根数相同。
→都具有8位的指令队列总线Q总线。
❸内部指令队列缓冲器大小不同。
8086
→可容纳6个字节，且在每一个总线周期从存储器可以取出 2个字节的指令代码填入指令队列。
8088
→只能容纳4个字节，且在每一个总线周期从存储器只能取
出1个字节的指令代码填入指令队列。
[外部]
❶外部地址总线根数相同。
→都有20根地址总线。
直接寻址1M字节存储器：202=1M
直接寻址64K个I/O端口（寄存器）：162=64K
❷外部数据总线位数不同。
8086外部→16根数据总线。
8088外部→8根数据总线。