现代微机结构微机总线

因此: 处理器访问I/O时, 无需提出总线请求; 处理器访问存储器时, 需要提出总线请求;
23
② 常驻总线方式 IOB RESB=11 模板配置情况: 一个处理器模板有自身的I/O接口, 也有自身存 储器。处理器既要访问自身的I/O接口和存储 器, 也要访问共享区I/O接口和存储器。 因此: 处理器访问I/O时或访存时, 需要区分访 问独享区还是共享区, 以决定是否需要提 出总线请求; 区分方法: 地址译码。
11
• 将编码器输出作为一个3:8译码器输入, 用译码 器输出信号作为“允许”信号。 电路原理图如下:
12
111
110 101
3:8
100 译
011 010
码
001 器
000
I0
O0 8:3
I1 I2
O1 编 I3
O2 码
I4 I5
器 I6
I7
请求0
请求1 请求2 请求3 请求4 请求5 请求6 请求7
多机模式下, 系统总线控制信号由系统控制器 Intel 8288提供。
最小模式下的引脚: 最大模式下标识为:
M/IO
S2
DT/R
S1
DEN
S0
20
最大模式下由Intel 8288 将 S2 S1 S0 转换为总线 控制信号。如下图所示:
S2 S1
MN/MX 8086 S0
8288
总线 控制
器
OE
INTA MRDC MWTC
2
链式仲裁机制: 先请求者优先, 并占有总线; 多个设备同时请求时, 逻辑上越靠近总线系统控 制逻辑的设备, 优先级越高, 并占有总线。
优点: 线路简单; 缺点: 速度慢;
对电路故障很敏感; 优先级固定, 低优先级设备可能较长时间 不能占有总线(如高优先级设备频繁请求)。 应用场合: 小系统
3
2、改进的链式仲裁 请求信号不再串行传递, 允许信号仍然串行。 增加反映总线当前状态的信号线—“总线忙”。 原理如下图所示:
第三节 总线仲裁技术
应用于多机系统中, 对系统总线 — 共享资源的 分时使用。
总线仲裁的最初形式: CPU与DMAC之间
一、总线仲裁的方式
(一) 集中仲裁方式 总线控制逻辑集中在某一控制部件中。
1、链式仲裁 每一个连接在总线上的设备有相应的逻辑, 能够 产生请求信号, 在获准使用总线的情况下能够接 收允许信号。多个设备的请求和允许信号串行发 送和接收。
一种硬件优先权排队电路的实现方法 ➢ 编码器简介(以8:3编码器为例)
I0
8:3
I1
O0 O1
编
I2 I3
O2
码
器
I4 I5 I6
I7
10
I7 I6 I5 I4 I3 I2 I1 I0 0000 0001 0000 0010 0000 0100 0000 1000 0001 0000 0010 0000 0100 0000 1000 0000
CBRQ BUSY
29
BUSY CBRQ
用8289构成并行仲裁逻辑例:
8289(1) 8289(2) 8289(3)
8289(4)
BREQ1
BREQ2 BREQ3
BREQ4
BPRN2 BPRN1
4:2 优先权 编码器
2:4译码器
BPRN3
BPRN4
30
(10) AEN
AEN
如果8289取得总线
IOB
24
③ I/O总线/常驻总线方式 IOB RESB=01
模板配置情况: 一个处理器模板有自身的I/O接口, 也有自身的 存储器。处理器不访问共享区I/O接口。 因此: 处理器访问I/O时, 不需要提出总线请求;
访存时, 需区分访问独享区还是共享区存 储器, 以决定是否需要提出总线请求; 区分方法: 地址译码。
IORC IOWC DEN DT/R ALE
多机系统的的组成：
21
处理器模板1 处理器模板2
处理器模板n
8086
8086
8086
.....
8288 8289 8288 8289
8288 8289
wk.baidu.com
系统总线
系统存储器 共享区 系统I/O
➢ 在一个处理器模板内, 可以有存储器和I/O接口, 称为“私有存储器和I/O接口”, 统称为独享区。
按
PCBA
键
开关 键
传统机械按键设计要点： 1.合理的选择按键的类型， 尽量选择平头类的按键，以 防按键下陷。 2.开关按键和塑胶按键设计 间隙建议留0.05~0.1mm，以 防按键死键。 3.要考虑成型工艺，合理计 算累积公差，以防按键手感 不良。
2、令牌环优先级仲裁方式 基本原理与令牌环网络协议类似。 为总线主控设备分配令牌，提出总线请求且持 有令牌的主控设备可以占有总线。 令牌持有者(某主控设备)在完成数据传送以后, 将 令牌发送给下一个主控设备, 若该设备有总线请 求, 则占有总线并进行数据传送,完成后再将令牌 传送至下一个主控设备;若令牌者持有者无总线 请求, 则直接将令牌传送至下一个主控设备。 令牌环仲裁方式属于循环优先级仲裁方式。
分布式 判优器
.....
分布式 判优器
总线请求 总线忙
优先权编码比较电路
15
仲裁过程：
请求设备将设备优先权编码送到自身的分布式判 优器, 再通过判优器送到优先权编码比较电路, 该 电路对收到的所有优先权编码进行比较, 并产生 结果AP (AP为收到的优先权编码中最大的优先权 编码)。
提出请求设备的判优器读回比较结果AP, 并与自 身优先权编码APi比较:
6
计
设备地址线
数
器
主控
主控
主控
系统控
设备
设备 ....... 设备
制逻辑 请求 1
2
n
总线“忙”
主设备分配有一地址号, 比如m1、m2、 mn 系统控制逻辑收到请求且总线“忙”无效, 计数 器开始计数;
计数器将每一计数值通过设备地址线送往各设 备, 设备将该计数值与自身的设备号进行比较;
7
直到某一次的计数值与提出请求的设备的设备号 相等, 该设备置总线“忙”有效, 计数器停止计数, 该设备占有总线。
有优先级更高的请求时, 剥夺当 前占有总线的模板的控制权;
无论优先权高低, 只要其它模板 提出请求(通过 CBRQ 感知), 在 当前周期结束后, 该模板释放总 线控制权。
28
用8289构成链式仲裁逻辑例:
BPRN BPRO BPRN BPRO
8289(1)
8289(2)
BPRN BPRO 8289(3)
控制权, 处理器占
RESB
有总线; 若8289未
S/R
取得控制权, 则处 ANYRQST
理器不能占有总线。
Intel 8289
BPRN
BPRO BREQ BUSY CBRQ
怎样反映处理器是否占有总线？ S2 S1 S0
器的 BPRN
S/R
Intel 8289
(6) 总线忙 BUSY 当前有处理器模板占有总线。
(7) 处理器信号 S2 S1 S0
S2 S1 S0
使8289了解处理器当前工作状态。
BPRN
BPRO BREQ BUSY CBRQ
(8) S/R 地址译码后, 通知8289是否需要提出总线请求。 若访问共享区, 则1 S/R , 8289提出总线请求。
(3) 公共请求信号CBEQ
一般用于在链式仲裁方式 时, 8289通过该引脚提出 请求信号。
CBRQ
(4) 优先级输入信号 BPRN 即“允许”信号。
当8289收到该信号时, 所在处理器模板的则可 占有总线的使用权。
26
(5) 优先级输出信号 BPRO
即链式仲裁时, 用于 IOB
连接到下一个仲裁 RESB
1
原理如下图所示:
总线
系统 请求
请求
控制
主控
主控
逻辑 允许 设备 允许 设备
1
2
请求 允许
主控 设备
n
仲裁过程:
(1) “请求”信号逐级传递, 直到系统控制逻辑; (2) “允许”信号逐级传递, 直到提出请求的设备; (3) 未提出请求的设备将“允许”信号传递到下一
级, 提出“请求”的设备不再将“允许”信号 (4) 后提传出;请求并收到“允许”信号的设备占有总线。
④ 单一总线方式 IOB RESB=10 模板配置情况: 一个处理器模板既无I/O接口, 也无存储器。 处理器访问I/O和存储器, 都需要提出总线请求。
25
(2) 独立请求信号BREQ
一般用于在并行仲裁 方式时, 8289通过该 引脚提出请求信号。
IOB RESB
Intel 8289
BPRN BREQ
如果 APi = AP, 则该判优器产生“允许”信号, 对应设备占有总线。
如果 APi < AP, 则该判优器不产生“允许”信 号, 对应设备不能占有总线。
16
1.什么是传统机械按键设计？
传统的机械按键设计是需要手动按压按键触动PCBA上的 开关按键来实现功能的一种设计方式。
传统机械按键结构层图：
O2 O1 O0
00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
当有多个输入同 时为1时, 输出对 应输入值最大的 编码。
比如: I5I4I3同时 为1, 则输出101。
➢ 硬件排队电路构成
• 将所有主设备请求信号连接到编码器输入端, 从而把请求信号转换成大小不同的编码值。将 高优先级设备的请求连接到更大编码值对应的 输入;
➢ 独享区和共享区有不同的地址空间
22
1、8289引脚功能
(1) 工作方式控制
IOB
IOB RESB
RESB
其状态有一个模板独享区
的配置情况而设置。
Intel 8289
① I/O总线方式 IOB RESB =00 模板配置情况:
一个处理器模板有自身的I/O接口, 且不访问 共享区I/O接口; 模板无存储器。
优先级的确定：
(1) 如果计数器从“0”开始作加“1” 计数则, 设备号越小, 优先级越高;
(2) 如果计数器从最大值开始作减“1”计数, 则设备号越大, 优先级越高;
(3) 计数器从上一次中断值开始计数, 则为动态优先级。
还可以设置其他不同的计数方式，可很容易 改变设备优先级
8
4、并行仲裁方式(独立请求方式) 请求与允许信号相互独立。
为每一个主设备分配一个优先权编码, 每一主设 备设置有一个判优器。
主设备提出请求时, 将优先权编码送往判优器, 同时将该编码送往一个公共的比较器与其它请 求设备的优先权编码进行比较。
14
电路原理图如下:
主设备1
允许1
编码 AP1
分布式
判优器
主设备2 ..... 主设备n
允许2
编码 AP2
允许n
编码 APn
级, 提出“请求”的设备不再将“允许”信 (5) 号提后出传请。求并收到“允许”信号的设备占有总
线; 优缺并点置: 与“链总式线仲忙裁”相有似效。。
5
3、计数查询方式 基本原理: 为每一个主设备分配一个地址号, 一个主设备 接口中具有一个地址号识别电路。 系统控制逻辑中设置一计数器, 一旦收到请求 信号, 该计数器开始计数, 直到计数值等于提出 请求的设备的设备号为止。 原理如下图所示:
允许0 允许1 允许2 允许3 允许4
允许5 允许6 允许7
13
假设: 按设备号高则优先级高的设计。 当多个设备同时请求, 比如设备3、设备4、设备5, 则I3I4I5同时为1, 则输出101, 译码器只输出允许信 号“允许5”, 则设备5占有总线。
(二) 分布式仲裁方式
1、优先权编码法 判优硬件分布在各个总线主设备中，基本原理：
总线 系统
允许
主控
允许
主控
允许
主控
控制
设备
设备
设备
逻辑
1
2
n
请求
总线“忙”
4
仲裁线路过程：
(1) 设备提出“请求”的前提是“总线忙”无效。 (也可采用系统控制逻辑发出“允许”信号的 前提是“总线忙”无效。)
(2) 任何设备的“请求” 直接送到系统控制逻 (辑3);“允许”信号逐级传递, 直到提出请求的设备; (4) 未提出请求的设备传递“允许”信号到下一
原理如下图所示：
总线 系统 控制 逻辑
主设备1 主设备2
请求1
允许1
请求2
允许2
...
请求n
允许n
.... 主设备n
总线“忙”
“请求”信号与“允许”信号直接送到总线系 统控制逻辑, 无需逐级传递, 速度快。
9
如何决定优先级: (1) 系统控制逻辑内置的优先权算法; (2) 系统控制逻辑内置硬件优先权排队电路。
若访问独享区, 则0 S/R , 8289不提出总线请求。
27
(9) ANYRQST
用于剥夺某一模块 对总线的控制权。
IOB RESB
以防止某一模板长
S/R
期占有总线。
ANYRQST
Intel 8289
BPRN
BPRO BREQ BUSY CBRQ
ANYRQST =0: ANYRQST =1:
S2 S1 S0
18
主控设备1
仲裁逻辑1
主仲 控裁 设逻 备辑 nn
仲主 裁控 逻设 辑备 22
仲裁逻辑3
主控设备3
19
二、总线仲裁例 — Intel 8289总线仲裁器
Intel 8289是为Intel 8086配套仲裁芯片。
Intel 8086的最大和最小工作模式:
引脚MN/MX
=1 单机模式 =0 多机模式