MOS集成电路工艺基础幻灯片PPT

•人工设计和绘制幅员，有利于充分利用芯片面积， 并能满足多种电路性能要求。但是效率低、周期 长、容易出错，特别是不能设计规模很大的电路 幅员。因此，该方法多用于随机格式的、产量较 大的MSI和LSI或单元库的建立。 •(DRC-设计规那么捡查)
涤 沦 膜 上 画 图 数 字 化 仪 输 入 C R T 显 示 绘 图 仪 画 图
l 〔2〕Wafer与Mask之间有间隙，使一些尘埃 颗 粒参加，造成影响。另外，有光折射产生。
光源
5× M ask
L ens C h u c k Ta b le W afer
l 80年代后期出现了Wafer Stepper，10:1 或5:1，使芯片加工进入了0.8μm的时代。 代表产品有：美国的GCA，日本的Canon， Nikon及荷兰的ASM。
l 干法刻蚀借助等离子体中，产生的粒子轰击 刻蚀区，是各向异性的刻蚀技术，即在被刻 蚀的区域内，各个方向上的刻蚀速度不一样。 湿法刻蚀是各向同性的刻蚀方法，利用化学 反响过程去除待刻蚀区域的薄膜材料。通常， 氮化硅、多晶硅、金属以及合金材料采用干 法刻蚀技术，二氧化硅采用湿法刻蚀技术， 有时金属铝也采用湿法刻蚀技术。通过刻蚀， 或者是形成了图形线条，如多晶硅条、铝条 等，或者是裸露了硅本体，为将来的选择掺 杂确定了掺杂的窗口。
l 光刻工艺的开展：
l 70年代的光刻只能加工3～5μm线宽，4"～5" wafer。那时的光刻机采用接触式的。如： Canon，采用紫外线光源，分辨率较低。
l 80年代创造了1:1投影式光刻机，可加工1～ 2μm线宽，5"～6"wafer。代表产品有美国的 Ultrotec。
l 存在问题是：
l 〔1〕Mask难做，要求平坦，不能有缺陷。
l 二是在制作Mask上下功夫，并带有Mask的 修正功能，可通过检测Mask上的缺陷，调 整曝光过程。
l 如果光刻胶是正性胶(光致分解)，那么光刻胶 膜的图形与掩模幅员形属性一样。
l 如果光刻胶是负性胶(光致聚合)，那么光刻胶 膜的图形与掩模幅员形属性相反。
l 刻蚀是将光刻胶膜上的图形再转移到硅片上 的技术。刻蚀的任务是将没有被光刻胶膜保 护的硅片上层材料刻蚀掉。这些上层材料可 能是二氧化硅、氮化硅、多晶硅或者是金属 层等。刻蚀分为干法刻蚀和湿法刻蚀，干法 刻蚀是以等离子体进展薄膜刻蚀的技术，湿 法刻蚀是将被刻蚀材料浸泡在腐蚀液内进展 腐蚀的技术。
l 一是在光源上：
l 〔1〕用i-line的紫外线，波长在365nm，可 加工0.5～0.6μm的芯片。
l 〔2〕假设用准分子激光光源KrF下，波长大 约248nm，可加工：0.25～0.5μm〔大生 产)，0.07～ 0.1μm〔科研〕的芯片。
l 〔3〕还有用电子束〔E-Beam〕光源的，主 要用于做Mask。
l 光刻技术类似于照片的印相技术，所不同的是，相纸上有 感光材料，而硅片上的感光材料--光刻胶是通过旋涂技术 在工艺中后加工的。光刻掩模相当于照相底片，一定的波 长的光线通过这个“底片〞，在光刻胶上形成与掩模版 〔光罩〕图形相反的感光区，然后进展显影、定影、坚膜 等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保存 下来，形成了幅员图形。
l 另外，美国的KLA更加先进，它带有 Mask检查及修正系统。它将Mask上的图 形缩小5倍后投影到硅片上，因此，使缺 陷缩小很多。它使用的光源仍是紫外线， 但是用的是g-line，波长在436nm，可加 工：0.8～1.0μm〔大生产〕，
l 0.5～0.8μm〔科研〕芯片。
l 90年代对Stepper的改进大致两个方面，
及其制造。
通常我们看到的器件幅员是一组复合图，这 个复合图实际上是由假设干个分层图形叠 合而成，这个过程和印刷技术中的套印技 术非常相像。
Hale Waihona Puke l 制版的目的就是产生一套分层的幅员掩模，为 将来进展图形转移，即将设计的幅员转移到硅 片上去做准备。
l 制版是通过图形发生器完成图形的缩小和重 复。在设计完成集成电路的幅员以后，设计者 得到的是一组标准的制版数据，将这组数据传 送给图形发生器(一种制版设备)，图形发生器 〔PG-pattern generator〕根据数据，将设计 的幅员结果分层的转移到掩模版上(掩模版为 涂有感光材料的优质玻璃板)，这个过程叫初 缩。
MOS集成电路工艺根底幻 灯片PPT
本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！
在计算机及其VLSI设计系统上设计完成的 集成电路幅员还只是一些图像或(和)数据， 在将设计结果送到工艺线上实验时，还必 须经过一个重要的中间环节：制版。所以， 在介绍根本的集成电路加工工艺之前，先 简要地介绍集成电路加工的掩模(Masks)
精 缩 版 初 缩 版 P G 图 形 发 生 器D R C 改 错
l 在获得分层的初缩版后，再通过分步重复技 术，在最终的掩模版上产生具有一定行数和 列数的重复图形阵列，这样，在将来制作的 每一个硅圆片(Wafer)上将有假设干个集成电 路芯片。通过这样的制版过程，就产生了假 设干块的集成电路分层掩模版。通常，一套 掩模版有十儿块分层掩模版。集成电路的加 工过程的复杂程度和制作周期在很大程度上 与掩模版的多少有关。
wafer
mask
光源
l 光刻 (Photolithography & Etching) l 过程如下： l 1．涂光刻胶 l 2．掩膜对准 l 3．曝光 l 4．显影 l 5．刻蚀：采用干法刻蚀〔Dry Etching〕 l 6．去胶：化学方法及干法去胶 l (1)丙酮中，然后用无水乙醇 l (2)发烟硝酸 l (3)等离子体的干法刻蚀技术
l 集成电路的加工工艺过程是由假设干单项 加工工艺组合而成。下面将分别介绍这些单 项加工工艺。
l 1．光刻与刻蚀工艺
l 光刻是加工集成电路微图形构造的关键工艺技术，通常， 光刻次数越多，就意味着工艺越复杂。另—方面，光刻所 能加工的线条越细，意味着工艺线水平越高。光刻工艺是 完成在整个硅片上进展开窗的工作。