2021年泉州师范学院软件工程专业《计算机组成原理》科目期末试卷A(有答案)

2021年泉州师范学院软件工程专业《计算机组成原理》科目期末试卷
A（有答案）
一、选择题
1、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储
系统，按先ROM后RAM进行编址。

采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。

A.第一片ROM
B.第五片ROM
C.第一片RAM
D.第一片RAM和第二片RAM
2、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。

若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。

A.7
B.8
C.14
D.16
3、十进制数-0.3125的8位移码编码为（）。

A.D8H
B.58H
C.A8H
D.28H
4、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。

A.通用寄存器组
B.数据总线
C.ALU
D.地址寄存器
5、常用的（n，k）海明码中，冗余位的位数为（）。

A.n+k
B.n-k
C.n
D.k
6、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续
单元读出或写入多个数据。

这种总线事务方式称为（）。

A.并行传输
B.串行传输
C.突发传输
D.同步传输
7、控制总线主要用来传送（）。

I.存储器和1/O设备的地址码
II.所有存储器和I/O设备的时序信号
III.所有存储器和1/O设备的控制信号
IV.来自I/O设备和存储器的响应信号
A.II、III
B. I，III，IV
C. III，IV
D.II，III. IV
8、在计算机系统中，表明系统运行状态的部件是（）。

A.程序计数器
B.指令寄存器
C.程序状态字
D.累加寄存器
9、CPU中不包括（）。

A.操作码译码器
B.指令寄存器
C.地址译码器
D通用寄存器
10、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。

A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度
B.一般情况下，直接编码的微指令位数最多
C.一般情况下，字段间接编码法的微指令位数最多
D.一般情况下，字段直接编码法的微指令位数最多
11、下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（）。

A.MM在CPU外，CS在CPU内
B.MM按地址访问.CS按内容访问
C.MM存储指令和数据，CS存储位置
D.MM用RAM和ROM实现，CS用ROM实现
12、用二地址指令来完成算术运算时，其结果一般存放在（）。

A.其中一个地址码提供的地址中
B.栈顶
C.累加器（ACC）中
D.以上都不对
13、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。

A.24位
B.26位
C.28位
D.32位
14、某计算机系统中，假定硬盘以中断方式与处理器进行数据输入/输出，以16位为传输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器的主频为50MHz，请问硬盘数据传送时占处理器时间的比例是（）。

A.10%
B.56.8%
C.5%
D.50%
15、各种外部设备均通过（）电路，才能连接到系统总线上。

A.外设
B.内存
C.中断
D.接口
二、填空题
16、一个定点数由_______和_______两部分组成。

17、由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满
足实际需求。

18、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______
19、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存
储器中用来存放_________.
20、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。

21、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G =______.
22、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标
准接
23、流水CPU中的主要问题是________相关、________相关和________相关，为此需要采
用相应的技术对策，才能保证流水畅通而不断流。

24、微程序设计技术是利用________方法设计________的一门技术。

25、存储器的技术指标有存储容量、存取时间、________和________、
三、名词解释题
26、软件兼容：
27、双重分组跳跃进位：
28、相对转移：
29、总线事务：
四、简答题
30、简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。

31、计算机硬件由哪些部分组成？
32、简述CPU的主要功能。

33、简要描述外设进行DMA操作的过程及DMA方式的主要优点。

五、计算题
34、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。

35、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache 的初始状态为空。

1）如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；
2）CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache 的命中率是多少？
3）10次循环中，CPU平均每次循环读取的时间是多少？
36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。

六、综合题
37、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：
1）说明基值2和16在浮点数中如何表示。

2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。

3）在哪种基值情况下，数的表示范围大？
4）两种基值情况下，对阶和规格化操作有何不同？
38、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。

试问：
1）流水线的操作周期应设计为多少？
2）试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），试分析第2条指令要推迟多少时间进行才不会出错？
3）如果在硬件设计上加以改进，至少需要推迟多少时间？
39、一条双字长的取数指令（LDA）存于存储器的200和201单元，其中第一个字为操作码OP和寻址特征M，第二个字为形式地址A。

假设PC当前值为200（还没有取该条双字长指令），变址寄存器IX的内容为100，基址寄存器的内容为200，存储器相关单元的内容见表。

存储器相关单元的内容
器ACC的内容（ACC中存放的其实就是有效地址对应的操作数），试补全表。

参考答案
一、选择题
1、D
2、C
3、B
4、D
5、B
6、C
7、D
8、C
9、C
10、B
11、B
12、A
13、A
14、C
15、D
二、填空题
16、符号位数值域
17、存取时间存储周期存储器带宽
18、寄存器一寄存器型寄存器一存储器型
19、内容行地址表段表、页表和快表
20、程序地址
21、220 8位（1个字节） 230
22、SCSI IEEE1394
23、资源数据控制
24、软件操作控制器
25、存储周期存储器带宽
三、名词解释题
26、软件兼容：
一个计算机系统上的软件能在另一个计算机系统上运行，并得到相同的结果，则称这两个计算机系统是软件兼容的。

27、双重分组跳跃进位：
n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

28、相对转移：
一种形成转移目标地址的方式，转移指令的目标指令地址是由PC寄存器的值加上一个偏移量形成的。

29、总线事务：
从总线的请求到完成总线的使用的操作序列。

四、简答题
30、答：它们的作用是：中断屏蔽触发器（IM）：CPU是否受理中断或批准中断的标志。

IM标志为“0”时，CPU可受理外界中断请求。

中断请求触发器（IR）：暂存中断请求线上由设备发出的中断请求信号。

IR标志为“1”
时表示设备发出了中断请求。

允许中断触发器（EI）：用程序指令来置位，控制是否允许某设备发出中断请求。

EI为“1”时，某设备可以向CPU发出中断请求。

准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完
毕信号，使RD标志为“1”。

工作触发器：（BS）：设备“忙”的标志，表示设备正在工作。

31、答：中央处理器，存储器，输入输出设备组成；
32、答：CPU主要有以下四方面的功能：
（1）指令控制：程序的顺序控制，称为指令控制。

（2）操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送
往相应部件，从而控制这些部件按指令的要求进行动作。

（3）时间控制：对各种操作实施时间上的控制，称为时间控制。

（4）数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。

33、答：（1）外设发出DMA请求；（2）CPU响应请求，DMA控制器从CPU接管总
线的控制；（3）由DMA控制器执行数据传送操作；（4）向CPU报告DMA操作结束。

主要优点是数据数据速度快
五、计算题
34、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采
用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。

吞吐率指每秒钟能处理的指令数量。

本题中计算机采用5级指令流水线，所以理想情况下加
速比等于5。

现在每完成一条指令的时间是2ns，则最大吞吐率等于1/2ns=5×108。

35、解析：
1）按字寻址，每个块有16个字，故字块内地址为4位。

Cache有128个字块，故Cache字块地址为8位。

主存包含16K个字块，故主存地址总共14位。

则主存字块
标记位数为14-8-4=2位。

2）Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。

由于Cache的初始状态为空，循环读取10次时，第一次循环
第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后
面9次循环每个字都命中。

故Cache的命中率为1-13/（195×10）=99.3%。

3）第一次循环需要填充Cache13次，访问Cache 195-13=182次，总时间为
200ns×13+10ns×182=4420ms。

其余9次循环只需访问Cache195次，总时间为195×10ns×9=17550ns。

故平均访问时间为（17550ns+4420ns）/10=2197ns。

36、解析：有效信息M（x）=1100=x3+x2，可知n=4。

G（x）=1011=x3+x+1。

由于G（x）为k+1位，可知k=3。

故将有效信息左移3位后再被G（x）模2除，即
M（x）×x3=1100000=x6+x5
M(x)∙x3 G(x)=
1100000
1011
=1110+
010→R(x)
1011
因此M（x）∙x3 +R(x)=1100000+010=1100010即为CRC码。

六、综合题
37、解析：
1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。

2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），
阶码最小的数。

当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。

当阶码的基值是16时，最大正数：0.111111；0，11…1，真值是（1-2-23）
×16127：最小正数：1，0000000：0，0001.0，真值是16-129
3）在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。

4）对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。

格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。

38、解析：
1）流水线操作的时钟周期T应按4步操作中所需时问最长的一个步骤来考虑，所以T=100ns.
2）两条指令发生数据相关冲突的例子如下：
ADD R1，R2，R3（R2）+（R3）→R1
（将寄存器R2和R3的内容相加存储到寄存器RI）
SUB R4，R1，R5（R1）-（R5）→R4
（将寄存器R1的内容减去寄存器R5的内容，并将相减的结果存储到寄存器R4）
分析如下：首先这两条指令发生写后读（RAW）相关。

两条指令在流水线中的执行情况见表。

ADD指令在时钟4时将结果写入寄存器堆（R1），但SUB指令在时钟3时读寄存器堆
（R1）。

本来ADD指令应先写入R1，SUB指令后读R1，结果变成SUB指令先读R1.ADD指令后写R1，因而发生数据冲突。

如果硬件上不采取措施，则第2条指令SUB至少应该推迟两个时钟周期（2×100ns），即SUB指令中的指令译码并取数周期应该在ADD指令的写回周期之后才能保证不会出错，见表。

3）如果硬件上加以改进，则只延迟一个时钟周期即可（100ns）。

因为在ADD指令中，运算周期就已经将结果得到了，可以通过数据旁路技术在运算结果得到的时候将结果快速地送入寄存器RI，而不需要等到写回周期完成，见表。

39、解析：
直接寻址：由于直接寻址的有效地址EA为形式地址本身，因此直接寻址的有效地址为300，根据题目给出的表格可知，地址为300对应的内容为400。

间接寻址：间接寻址中根据形式地址寻找到的内容才是真正的有效地址，即根据存储器的内容300找到的400才是间接寻址的有效地址，故有效地址为400，地址为400对应的内容为700。

相对寻址：相对寻址中形式地址加上PC的内容为有效地址，PC当前值为200，当
取出一条指令后，变为202，故有效地址为202+300-502，地址为502对应的内容为900。

变址寻址：变址寻址的有效地址为形式地址加上变址寄存器的内容，因此有效地址为100+300-400，地址为400对应的内容为700。

基址寻址：基址寻址的有效地址为形式地址加上基址寄存器的内容，因此有效地址为200+300=500，地址为500对应的内容为600。

先变址后间址：先变址，即先是形式地址加上变址寄存器的内容，即400；再间址，意思就是根据地址400找到内容才是有效地址。

因此，先变址后间址的有效地址为700。

地址为700对应的内容为401。

先间址后变址：先间址，即先根据形式地址300找到间址的有效地址400：再变址，即400再加上变址寄存器的内容，也就是400+100=500，地址为500对应的内容
为600。

综上所述，补全后的表如下所示：。