基于Silvaco TCAD半浮栅晶体管的3D建模

基于Silvaco TCAD半浮栅晶体管的3D建模
摘要
现如今，由于器件尺寸的不断缩小，其功率与密度在不断升高，所以也会带来很大的功耗，因其MOS（Metal Oxide Semiconductor）晶体管应用于完成高速运算，但其运算时所产生的温度极高，并且如果突然断电其所有的运算数据也将会全部丢失。

然而，由于半浮栅晶体管的结构与MOS晶体管相比之下多了一层多晶硅材料，我们称之为半浮栅层，半浮栅晶体管运算速度比MOS要低很多，但其优势在于断电后数据仍可以保存。

在当前需要大量运算的时代，因其对运算有极高要求的CPU和GPU领域多使用MOS晶体管，但前提是必须要配备电扇用以降低温度，如若不然，部分的元器件因其温度过高极其容易被损坏，然而，内存、闪存和固态硬盘等对数据存储和温度存在有着硬性要求的产品也多使用半浮栅晶体管（SFGT），然而，半浮栅晶体管（SFGT）具有明显的高密度和低功耗优势。

本文主要以标准硅CMOS工艺作为引子，介绍半浮栅晶体管（SFGT）的工艺、原理及特点。

再以其中涉及的重要的标准硅CMOS工艺模型给出的结论作为依据，对半浮栅晶体管（SFGT）进行3D建模。

本文的意义主要在于通过对半浮栅晶体管（SFGT）的3D工艺模拟得以学习与研究，分析半浮栅晶体管（SFGT）的特性进行相关的模型计算、设计、工艺模拟以后，探索性的对半浮栅晶体管的进行模拟3D工艺建模，最后能够设计并实现对半浮栅晶体管（SFGT）工艺模拟。

关键词：CMOS工艺，工艺模拟，浮栅晶体管
3D Model of Silvaco TCAD -based Semi-Floating
Gate Transistor
Abstract
Under the current society, due to the size of the device shrinking, and the power density has been on the rise. Corresponding also can bring a lot of power consumption, MOS transistor is suitable for complete high-speed operation, but high operation temperature and a power all the operation data will be lost. Domain structure of the floating gate transistor MOS much more than a layer of polycrystalline silicon (floating gate layer), floating gate transistor speed is lower than MOS, but its advantage is that data when the power is still can be saved. The personage inside course of study says, now needs a large number of operations for operations to demand higher such as CPU and GPU field using MOS transistor, but the result is equipped with necessary electric fan for cooling, otherwise the components easily damaged, and memory, flash memory and solid-state drives for data storage and temperature between more rigid requirements of the product using the floating gate transistor (FG). And half a floating gate transistor (SFGT) has obvious advantages of high density and low power consumption.
This article mainly standard silicon CMOS process as a starting point and a semi-floating gate transistor (SFGT) technology and characteristics. By involving the important standard silicon CMOS process algorithm of model conclusion is given as the basis. A semi-and-floating gate crystal (SFGT) tube for analysis and calculation. On the basis of the given parameters and optimized to determine the scope of its parameters. Finally simulate the good performance of the semi-floating gate transistor (SFGT).
The significance of this article is mainly through the floating gate transistor (SFGT) technology of 3D simulation of learning and research, analysis and the characteristics of semi-floating gate transistor (SFGT) related model, parameter design, process simulation, exploratory half-and-half of the floating gate transistor parameters of simulation optimization, half finally able to design and realize the good performance of floating gate transistor (SFGT) process simulation.
Keywords：CMOS technology, simulation,floating gate transistor
目录
摘要 (I)
ABSTRACT (II)
第1章绪论 (1)
1.1半浮栅晶体管的发展历史 (1)
1.2国内外相关技术 (2)
1.3研究半浮栅晶体管的意义 (2)
1.4半浮栅晶体管的难点 (3)
第2章半浮栅晶体管 (4)
2.1从MOS器件到半浮栅晶体管 (4)
2.2MOS概述 (4)
2.2.1 MOSFET结构 (4)
2.2.2根据器件结构进行分类： (4)
2.2.3根据工作模式进行分类 (5)
2.2.4 短沟道器件 (5)
2.3栅介质和栅电极材料 (5)
2.4MOSFET的基本工作原理 (5)
2.5半浮栅晶体管概述 (6)
2.5.1简介 (6)
2.5.2应用领域 (7)
2.5.3半浮栅晶体管结构及性能 (7)
2.6.4 制造工艺 (9)
2.7半浮栅晶体管的工作原理 (9)
第3章工艺设计流程 (12)
3.1.设计工艺流程 (12)
3.2工艺流程总结 (15)
第4章3D模型的形成 (16)
4.1SILV ACO器件模拟环境与软件介绍 (16)
4.2器件3D模型搭建 (16)
4.3器件搭建中出现的问题 (21)
第5章总结与展望 (22)
5.1设计与实现过程的总结 (22)
5.2展望与不足 (22)
参考文献 (23)
致谢 (23)
附录 (24)
第1章绪论
随着中国微电子行业的不断发展，电子元器件产业保持了一个平稳较快的发展速度，今年8月份，由复旦大学微电子学院张卫教授领衔团队研发的世界第一个半浮栅晶体管（SFGT），这种新型晶体管有助于我国掌握集成电路的核心技术，是中国新型微电子器件技术研发的一个里程碑。

现下就来介绍半浮栅晶体管的发展史及其相关内容，而后进一步详细分析半浮栅晶体管，逐步探索工艺参数、工艺模拟。

最后确认相关数据完成3D 建模。

1.1半浮栅晶体管的发展历史
早在1967年，D.Kahng和S.M.Sze就在他们共同发表的名为“浮栅及其在储存中的应用”一文中首先提到了“浮栅”这一概念。

但由于当时技术及工艺还不成熟，浮栅技术并没有马上被应用到实践中去。

浮栅技术真正得以应用是从20世纪80年代末期开始的，其最早的应用领域是在存储方面。

如今已很成熟的EPROM与E2PROM，Flash存储器等都广泛采用了浮栅技术。

在过去的几十年里，微电子技术特别是硅集成电路技术取得了可喜可贺的进步，主要体现在：（1）集成度按摩尔定律不断升高；（2）硅原片尺寸芯片面积的越来越大；（3）器件的特征尺寸不断缩小，线宽已从1961年的25μm缩小到目前的0.25μm乃至0.18μm。

当然，随着比例的不断缩小器件性能方面也取得了很大成功，但同时越来越来的问题也暴露出来了，例如：材料特性、小尺寸器件的性能、系统的设计等等。

尤其是在目前，器件的最小尺寸已缩小到亚微米甚至深亚微米，许多因素促使现今集成电路的性能不再有所提升、同时性能的优化也面临着极限。

13年8月，复旦大学微电子学院由张卫教授带领的微电子团队首先研发了世界第一个半浮栅晶体管（SFGT），同时研究论文刊登于《科学》杂志上，纵观我国微电子领域，这是我国科学家首次最权威、最具有代表性意义的杂志上发表微电子器件领域的研发成果。

MOSFET顾名思义金属-氧化物-半导体场效应晶体管，它是当今集成电路最为核心的器件。

古往今来的几十年里，各国科学家努力将更多的MOSFET集成到一块芯片上来提高运算速度，专研如何实现更小尺寸的元器件。

张卫教授表示，随着器件尺寸的不断缩小近其物理极限，基于新结构和新基本思路的晶体管成为当今主流研发方向，半浮栅晶体管的前瞻研发就是在这种情况下展开的。

研究团队将隧穿场效应晶体管（TEET）和MOSFET相结合，构建成一种名为“半浮栅”的新型基础器件迎来了崭新的时代。

1.2 国内外相关技术
据了解现今我国集成电路产业的发展仍然存在很多问题。

其中产品自主不够完善导致供应不足等一系列问题，持续创新的能力有待加强，产业对国外核心技术的依赖性强。

虽然我国在自主研发核心技术上有所进步，但主流集成电路的核心技术仍然依靠国外的技术支持，集成电路等大部分产业也主要依靠引进和学习国外的成熟技术以致用，在微电子核心器件及集成工艺上缺乏核心技术。

为此，作为一种新型的微电子基础器件，复旦大学半浮栅晶体管的横空出世将有助于我国掌握集成电路的核心技术，从而在国际芯片设计与制造上逐渐获得更多话语权。

如今，SRAM、DRAM、图像传感器等，它们的核心技术专利大部分都被美光、三星、Intel、索尼等公司控制。

“在这些领域，中国大陆具有自主知识产权且可应用的产品几乎没有。

”张卫说。

据了解，半浮栅晶体管在存储和图像传感等领域的潜在应用市场规模可达到300亿美元以上。

而且，半浮栅晶体管兼容现有主流硅集成电路制造工艺，并不需要对现有集成电路制造工艺进行很大的改动，具有很好的产业化基础。

据张卫透露，目前针对半浮栅晶体管的优化和电路设计工作已经开始。

对于产业化进程，他表示，希望能够有设计和制造伙伴与科研团队进行对接，向产业化推进。

不过，拥有核心专利并不等于拥有未来的广阔市场。

尽管半浮栅晶体管应用市场广阔，但前提是必须进行核心专利的优化布局。

张卫表示，希望能布局得更快一点，避免被国外的大公司赶超。

实际上，国外大公司拥有资金和人才优势，可以大规模申请专利，与之对比，张卫课题组明显“势单力薄”。

他表示，目前的半浮栅晶体管是在较大工艺技术节点上实现的，主要是为了验证器件性能。

未来研究工作主要集中于器件性能的优化和进一步提升，相关应用的电路设计和关键IP技术，以及技术节点缩小带来的一系列工艺问题等。

1.3 研究半浮栅晶体管的意义
与传统的微电子器件相比，半浮栅晶体管的优点在于它面积小、功耗少、工艺简单，它能使数据擦写更加容易、迅速，整个过程都可在低电压条件下完成，为实现芯片高效率、低功耗运行创造了条件。

列举一个简单的例子：笔记本工作一段时间以后会发热甚至烫手，其主要原因为CPU芯片功率很大成这一现象。

然而，CPU一半以上的设计面积都给了缓存，而缓存是有6个MOSFET晶体管构成的。

如果该CPU芯片中的缓存使用的是半浮栅晶体管，这样不仅可以减少设计面积而且大大的降低了功耗，因其一个半浮栅晶体管可以代替6个MOSFET晶体管实现一个缓存单元。

总的来说如果缓存使用的是半浮栅晶体管，它
将会具有低功耗、高密度优势，从而大大提升CPU的性能。

随着器件尺寸减小至深亚微米，多晶硅薄膜晶体管漏区附近的电场越来越高，当电场大到一定程度时，器件的热载流子退化就会随着增加，降低器件的可靠性。

这时一个新型的半导体器件在张卫教授带领的团队下被研发。

作为一种“新型”的基础器件，半浮栅晶体管可应用于不同的集成电路。

首先，它可以取代一部分的SRAM，即静态随机存储器。

其次，半浮栅晶体管还可以应用于DRAM，即动态随机存储器领域。

半浮栅晶体管不但应用于存储器，同时还可以应用于图像传感器芯片。

它是由单个半浮栅晶体管构成的最新的传感器单元在面积上能缩小20%以上，单元密度大幅度的提高，这促使图像传感器芯片的性能大幅度提升尤其是在分辨率和灵敏度等方面。

1.4 半浮栅晶体管的难点
本课题研究的半浮栅晶体管“很新、很难”它是在13年8月，由复旦大学微电子学院由张卫教授带领的微电子团队首先研发了世界第一个半浮栅晶体管（SFGT），同时研究论文刊登于《科学》杂志上，因其目前没有“中文文献”可供查询，而且只有“一篇英文期刊”刊登在《科学》杂志上导致课题的难度大幅度提升，介于此，由于时间和精力有限本文只限研究半浮栅晶体管的3D建模并为以后的研究打下基础。

第2章半浮栅晶体管
2.1 从MOS器件到半浮栅晶体管
不同于实验室研究的基于碳纳米管、石墨烯等新材料的晶体管，半浮栅晶体管(SFGT)是一种基于标准硅CMOS工艺的微电子器件。

SFGT原型器件首先在复旦大学的实验室中研制成功，而与标准CMOS工艺兼容的SFGT器件也已在国内生产线上成功制造出来。

半浮栅晶体管(SFGT)兼容现有主流硅集成电路制造工艺，具有很好的产业化基础。

半浮栅晶体管(SFGT)并不需要对现有集成电路制造工艺进行很大的改动.
2.2 MOS概述
2.2.1 MOSFET结构
金属-氧化物-半导体（MOS）晶体管是一个四端器件：G（栅）-薄膜氧化层+栅电极层（金属或掺杂多晶硅），S/D（源/漏）栅极两侧两个重掺杂区形成PN结，B（衬底）一般为硅。

源漏两个电极之间的区域称之为沟道区，源漏及沟道区通称为有源区，有源区之外称场区，场区上的氧化层（FOX）通常比栅氧化层厚一个数量级，以提高阈值，实现器件之间的隔离。

且注意，由于MOS晶体管的结构式对称的，因此在不加偏压的时候，无法区分器件的源极和漏极，只有加电压之后才能确定哪一端是源极，哪一端是漏极。

如图2.1为MOS器结构图，分别为N型（a）与P型（b）：
（a）(b)
图2.1 MOS器结构图
2.2.2根据器件结构进行分类：
N沟MOS晶体管（N-MOST）的衬底为P型，源漏区为重掺杂的N+区，沟道中载流子为电子。

P沟MOS晶体管（P-MOST）的衬底为N型，源漏区为重掺杂的P+区，沟道中的
载流子为空穴。

MOS器件在正常情况下，只有一种载流子（n沟为电子，p沟为空穴）在工作，所以这种器件也可以称之为单极晶体管，这是对双极晶体管来说的，双极晶体管处于正常工作的同时它们与两种类型的载流子（电子和空穴）都有关。

2.2.3根据工作模式进行分类
MOSFET在0栅压时不存在漏/源导电沟道，这种常断（关断）器件，通常被称为增强型器件。

为使其器件尽可能的形成导电沟道，需要施加一定的栅压，使其形成导电沟道时的最小栅压称为阈值电压或开启电压。

MOSFET在0栅压时，漏和源之间就已经存在一个导电沟道，即在零栅压时，器件也是导通的（常通器件），若要使这种器件截止，需要施加栅压将沟道耗尽才行，因此称这种器件为耗尽型器件。

它不像增强型器件哪样，电流只在表面流动，而是远离表面的体区中流动，因此耗尽型器件有时也称为埋沟型器件。

2.2.4 短沟道器件
短沟道效应：当器件沟道长度缩短到可与源/漏结深相比拟时，器件特性不能完全用于一维近似理论来分析，必须进行器件参数和表达式的修正，这种在沟道变短后使得器件特性偏离长沟道理想特性的一些现象称为沟道效应，简称短沟道效应（SCE）。

2.3栅介质和栅电极材料
MOS器件的栅介质材料通常是热生长的二氧化硅，随着器件尺寸的不断缩小，栅介质的质量也在不断提高。

MOS器件的栅电极材料可以是金属、多晶硅或多晶硅和硅化物的复合栅，铝是最早使用的金属，多晶硅是最普遍使用的材料。

铝的薄层电阻一般仅为几mΩ，而典型的n+和p+多晶硅层的薄层电阻分别为15Ω和25Ω。

通过改变多晶硅的掺杂，例如：多晶硅从简并p型变为简并n型，改变功函数的数值可以使MOSFET 的阈值电压变化1V左右，这样可以更方便地调节阈值的对称性。

但采用多晶硅/难熔金属硅化物，例如CoSi2的复合栅结构可以解决高阻问题，该复合栅称为Polycide它的薄层电阻一般为2-5Ω。

对于亚微米技术，栅通常是多晶硅-硅化物复合结构。

对于深亚微米器件技术，栅通常是自对准硅化物结构。

2.4 MOSFET的基本工作原理
金属-氧化物-半导体型场效应管，英文缩写为MOSFET，Metal-Oxide-Semiconductor Field-Effect-Transistor，属于绝缘栅型。

其主要特点是在沟道之间与金属栅极有一层绝缘
二氧化硅层，因此具有很高的输入电阻最高可达1015Ω。

它也分N沟道管和P沟道管。

通常是将衬底基板与源极S接在一起。

根据导电方式的不同MOSFET又分耗尽型、增强型。

耗尽型则是指当VGS=0时，即形成沟道加上正确的VGS时能使多数载流子流出沟道因而“耗尽”了载流子使管子转向截止。

所谓增强型是指当VGS=0时管子是呈截止状态加上正确的VGS后多数载流子被吸引到栅极从而“增强”了该区域的载流子形成导电沟道。

以N沟道为例它是在P型硅衬底上制成两个高掺杂浓度的源扩散区N+和漏扩散区N+再分别引出源极S和漏极D。

源极与衬底在内部连通二者总保持等电位。

前头方向是从外向电表示从P型材料衬底指身N型沟道。

当漏接电源正极源极接电源负极并使VGS=0时沟道电流即漏极电流ID=0。

随着VGS逐渐升高受栅极正电压的吸引在两个扩散区之间就感应出带负电的少数载流子形成从漏极到源极的N型沟道当VGS 大于管子的开启电压VTN一般约为+2V时N沟道管开始导通形成漏极电流ID。

MOS 场效应管比较“娇气”。

这是由于它的输入电阻很高而栅-源极间电容又非常小极易受外界电磁场或静电的感应而带电而少量电荷就可在极间。

对于n沟增强型MOSFET，当栅压增大时，p型半导体表面的多数载流子空穴逐渐减少、耗尽，而电子逐渐积累到反型。

使半导体表面达到强反型时所需加的栅源电压称为阈值电压VT（随温度的升高而降低）。

当表面呈现反型时，电子积累层将在n+源区和n+ 漏区之间形成导电沟道。

当Vds≠0时，源漏电极之间有较大的电流Ids 流过。

当Vgs>VT 并取不同数值时，反型层的导电能力将改变，在相同的Vds下也将产生不同的Ids , 实现栅源电压Vgs对源漏电流Ids 的控制。

耗尽型则是在零栅压是也是导通的，若要截止，需要施加栅压将沟道耗尽才行，使导电沟道开始消失的栅压称为夹断电压（Vp）。

2.5 半浮栅晶体管概述
2.5.1简介
半浮栅晶体管（SFGT）是介于普通MOSFET晶体管和浮栅晶体管之间的晶体管，它的英文名字是“SFGT，Semi-Floating-Gate Transistor”，简称SFGT。

“半浮栅”一词源于一种结构特殊的MOS晶体管。

这种MOS晶体管形成的栅极有两个多晶硅，其中一个有电气连接，叫控制栅，在一般意义上也就是栅极；还有一个没有外引线，它被完全包裹在一层SiO2介质层里面，是浮空的，所以称之为浮栅。

从目前应用情况来看，浮栅技术大部分都是以浮栅MOS晶体管的形式应用于时间之中的。

2.5.2应用领域
作为一种新型的基础器件，半浮栅晶体管（SFGT）可应用于不同的集成电路。

首先，它可以取代一部分的SRAM，即静态随机存储器。

SRAM是一种具有高速静态存取功能的存储器，多应用于中央处理器（CPU）内的高速缓存，对处理器性能起到决定性的作用。

传统SRAM需用6个MOSFET晶体管才能构成一个存储单元，集成度较低，占用面积大。

半浮栅晶体管则可以单个晶体管构成一个存储单元，存储速度接近由6个晶体管构成的SRAM存储单元。

因此，由半浮栅晶体管（SFGT）构成的SRAM单元面积更小，密度相比传统SRAM大约可提高10倍。

显然如果在同等工艺尺寸下，半浮栅晶体管（SFGT）构成的SRAM具有高密度和低功耗的明显优势。

其次，半浮栅晶体管（SFGT）还可以应用于DRAM领域。

DRAM（Dynamic Random Access Memory），即动态随机存储器，广泛应用于计算机内存。

其基本单元由1T1C 构成，也就是一个晶体管加一个电容的结构。

由于其电容需要保持一定电荷量来有效地存储信息，无法像MOSFET那样持续缩小尺寸。

业界通常通过挖“深槽”等手段制造特殊结构的电容来缩小其占用的面积，但随着存储密度提升，电容加工的技术难度和成本大幅度提高。

因此，业界一直在寻找可以用于制造DRAM的无电容器件技术，而半浮栅晶体管（SFGT）构成的DRAM无需电容器便可实现传统DRAM全部功能，不但成本大幅降低，而且集成度更高，读写速度更快。

半浮栅晶体管(SFGT)不但应用于存储器，它还可以应用于主动式图像传感器芯片（APS）。

传统的图像传感器芯片需要用三个晶体管和一个感光二极管构成一个感光单元，而由单个半浮栅晶体管构成的新型图像传感器单元在面积上能缩小20%以上。

感光单元密度提高，使图像传感器芯片的分辨率和灵敏度得到提升。

2.5.3半浮栅晶体管结构及性能
如下图（2.2）所示，它说明了MOSFET到SFG的过程。

图2.2 晶体管-浮栅晶体管-半浮栅晶体管电流与电压曲线图
MOSFET如图2.5（A）和转移特征FG-MOSFET如图2.5(B)和SFG晶体管如图2.5(C 与D)。

Semi-Floating-gate通过连接浮栅FG-MOSFET的沟道通过PN结二极管。

当二极管作为光电二极管，Photo-Sensing函数可以实现。

当扩展Control-Gate到二极管,嵌入式TFET形成和Writing-1大大加速操作。

金属-氧化物-半导体场效应晶体管(MOSFET)是目前集成电路中最基本的器件，工艺的进步让MOSFET晶体管的尺寸不断缩小，而其功率密度也一直在升高。

我们常用的U 盘等闪存芯片则采用了另一种称为浮栅晶体管的器件。

闪存又称“非挥发性存储器”。

所谓“非挥发”，就是在芯片没有供电的情况下，信息仍被保存不会丢失。

这种器件在
写入和擦除时都需要有电流通过一层接近5纳米厚的氧化硅介质，因此需要较高的操作电压(接近20伏)和较长的时间(微秒级)。

科学家们把一个隧穿场效应晶体管(TFET)和浮栅器件结合起来，构成了一种全新的“半浮栅”结构的器件，称为半浮栅晶体管，结构示意图如下图（2.3）所示：
图2.3 半浮栅晶体结构图
硅基TFET晶体管使用了硅体内的量子隧穿效应，而传统的浮栅晶体管的擦写操作则是使电子隧穿过绝缘介质。

隧穿是量子中的常见现象，可以形同“魔术”地通过固体，好像拥有了穿透能力。

“隧穿”势垒越低，相当于“墙”的那部分就越薄，器件隧穿所需的电压也就越低。

把TFET和浮栅相结合，半浮栅晶体管（SFGT）的“数据”擦写更加容易、迅速。

传统浮栅晶体管是将电子隧穿过高势垒（禁带宽度接近8.9 eV）的二氧化硅绝缘介质，而半浮栅晶体管（SFGT）的隧穿发生在禁带宽度仅1.1 eV的硅材料内，隧穿势垒大为降低。

打个比方，原来在浮栅晶体管中，电子需要穿过的是一堵钢筋水泥墙，而在半浮栅晶体管中只需要穿过木板墙，“穿墙”的难度和所需的电压得以大幅降低，而速度则明显提升。

这种结构设计可以让半浮栅晶体管的数据擦写更加容易、迅速，整个过程都可以在低电压条件下完成，为实现芯片低功耗运行创造了条件。

2.5.4 制造工艺
半浮栅晶体管(SFGT)是一种基于标准硅CMOS工艺的微电子器件。

SFGT原型器件首先在复旦大学的实验室中研制成功，而与标准CMOS工艺兼容的SFGT器件也已在国内生产线上成功制造出来。

半浮栅晶体管(SFGT)兼容现有主流硅集成电路制造工艺，具有很好的产业化基础。

2.6半浮栅晶体管的工作原理
半浮栅晶体管是由浮栅SFG上能否储存有电荷或者是储存电荷量的多少来决定是否改变MOS管的阈值电压, 才会因此依据来判断是否改变MOS 管的外部特性。

这个原理可以被描述为：如果MOS管的漏极与栅极上处于有足够高的电压（如25V），衬底
与源极同时接地, 漏极与衬底中间的PN 结反向击穿，并且会产生大量的电子。

然而，产生的电子会在电场力的作用下穿过很薄的SiO2介质层并且会停留在浮栅上呈现堆积，这一过程促使浮栅带上负电荷。

假设浮栅一直带有负电荷并且处于长时间的状态，浮栅将堆积足够多的高能电子。

一旦去除外加电压，浮栅上的电子因为没有放电回路，所以能够长时间的保存。

当浮栅上带有负电荷时，衬底表现出来的是正电荷，所有，这促使MOS 管的阈值电压增高。

如果，起初能够使得MOS管导通的开启电压加在这时的MOS 管栅极上面，MOS管将仍处于截止状态。

因此，存储单元就是利用这一原理进行存储数据的。

如图下图（2.4）所示：
图.2.4 SFG储存单元的示意图
半浮栅晶体管以浮栅晶体管为基础，在浮栅晶体管的栅氧中开一个门。

使得浮栅通过一个以控制栅为栅极的栅控二极管与漏相连，栅控二极管会对浮栅进行充电或者放电来改变浮栅的电势。

半浮栅上的电荷量可以通过两种方法修改：(1)足够长时间的紫外线照射，当紫外线照射时，浮栅上的电子就形成光电流而释放。

(2)在漏、栅之间加一大电压（漏接电源正端，栅接负端）。

这一大电压将在SiO2介质层中产生一强电场,将电子从浮栅拉回到衬底中, 从而实现浮栅电荷的修改。

如下图（2.5）与（2.6）可知控制栅扩展PN二极管，形成场效应晶体管TFET和连接半浮栅与漏极。

图2.5 制造设备的剖视图。