COMS反相器原理

当输入信号为0时;与之相连的N沟道MOS管截止;P沟道MOS管导通；反之则N沟道MOS管导通;P沟道MOS管截止
Y
VDD
B
图3-5-14 带缓冲级的与非门
A
上述电路虽然简单;但存在一些严重缺点： 1 输出电阻受输入端状态的影响； 2 当输入端数目增多时;输出低电平也随着相应提高;使低电平噪声容限降低
3 5 CMOS电路
3 5 1 CMOS反相器工作原理
3 5 2 CMOS反相器的主要特性
3 5 3 CMOS传输门
3 5 4 CMOS逻辑门电路
3 5 5 CMOS电路的锁定效应及 正确使用方法
图351 CMOS反相器
D
G
S
S
G
D
vO
VDD
TL
T0
vI
3 5 1 CMOS反相器工作原理
CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成 通常P沟道管作为负载管;N沟道管作为输入管
第一种形式： 在反相器基础上增加一对P沟道T'P和N沟道T'N MOS管 当控制端为1时;T'P和T'N同时截止;输出呈高阻态；当控制端为0时;T'P和T'N同时导通;反相器正常工作 该电路为低电平有效的三态输出门
EN
图3516 三态输出CMOS门结构之二
A
Y
VDD
≥1
TN
TP
A
Y
&
TN
当输入vI为高电平时;负载管截止;输入管导通;负载电流IOL灌入输入管;如图356 所示 灌入的电流就是N沟道管的iDS;输出特性曲线如图357 所示 输出电阻的大小与vGSNvI有关;vI越大;输出电阻越小;反相器带负载能力越强
VOH
VDD
TN
RL
vI=0
TP
IOH
图358 输出高电平等效电路
3 防止CMOS器件产生锁定效应 措施：在输入端和输出端设置钳位电路；在电源输入端加去耦电路;在VDD输入端与电源之间加限流电路;防止VDD端出现瞬态高压；在vI输入端与电源之间加限流电阻;使得即使发生了锁定效应;也能使T1 T2电源限制在一定范围内;不致于损坏器件 如果一个系统中由几个电源分别供电时;各电源开关顺序必须合理;启动时应先接通CMOS电路的电源;再接入信号源或负载电路；关闭时;应先切断信号源和负载电路;再切断CMOS电源
T6
RW
T1
T2
RS
T3
T4
P阱
N衬底
图3520 CMOS锁定效应等效电路
寄生三极管等效电路中;T1和T2构成了一个正反馈电路 在CMOS电路中如果发生了T1 T2寄生三极管正反馈导电情况;称为锁定效应;或称为可控硅效应
为保证CMOS电路不产生锁定效应，vI和vO必须满足：
２ CMOS器件使用时应注意的问题
1 输入电路的静电防护 措施：运输时最好使用金属屏蔽层作为包装材料；组装 调试时;仪器仪表 工作台面及烙铁等均应有良好接地；不使用的多余输入端不能悬空;以免拾取脉冲干扰
2 输入端加过流保护 措施：在可能出现大输入电流的场合必须加过流保护措施 如在输入端接有低电阻信号源时 在长线接到输入端时 在输入端接有大电容时等;均应在输入端接入保护电阻RP
图359 输出高电平时输出特性
vSDP
O
IOH iSDP
vGSP
VDD
b 高电平输出特性
当输入vI为低电平时;负载管导通;输入管截止;负载电流是拉电流;如图358所示 输出电压VOH=VDDvSDP;拉电流IOH即为iSDP;输出特性曲线如图359所示 由曲线可见;|vGSP|越大;负载电流的增加使VOH下降越小;带拉电流负载能力就越强
若传输低电平信号;电流从输出端流向输入端;负载电容CL经传输门向输入端放电;输出端从高电平降为与输入端相同的低电平;完成低电平传输
Y
VDD
T1
B
TP
图3512 CMOS与非门
TP
A
TN
TN
T4
T3
T2
Y
VDD
T1
B
图3513 CMOS或非门
A
T4
T3
T2
3 5 4 CMOS逻辑门电路
１ CMOS与非门 或非门
３ 电源特性
CMOS反相器的电源特性包含工作时的静态功耗和动态功耗 静态功耗非常小;通常可忽略不计 CMOS反相器的功耗主要取决于动态功耗;尤其是在工作频率较高时;动态功耗比静态功耗大得多 当CMOS反相器工作在第Ⅲ工作区时;将产生瞬时大电流;从而产生瞬时导通功耗PT 此外;动态功耗还包括在状态发生变化时;对负载电容充 放电所消耗的功耗
TP
VDD
EN
T'N
T'P
第二种形式和第三种形式：
EN
图3517 三态输出CMOS 门结构之三
A
Y
VDD
1
TG
A
图3518 漏极开路输出门
VDD1
1
&
B
VDD2
RL
漏极开路输出门如图3518所示;其原理与TTL开路输出门相同
CMOS电路以其低功耗 高抗干扰能力等优点得到广泛的应用 其工作速度已与TTL电路不相上下;而在低功耗方面远远优于TTL电路
Ⅳ
vO+ VGSthN ≤ vI＜ VDD+ VGSthP
饱和
非饱和
Ⅴ
VDD+ VGSthP ≤ vI ≤VDD
截止
非饱和
vO≈0
表351 CMOS电路MOS管的工作状态表
图3-5-3 CMOS反相器电流传输特性
vI
O
VDD
iDS
VDD+VGS(th)P
VGS(th)N
Ⅰ
Ⅱ
Ⅲ
Ⅳ
Ⅴ
V th
CMOS反相器的电流传输特性曲线;只在工作区Ⅲ时;由于负载管和输入管都处于饱和导通状态;会产生一个较大的电流 其余情况下;电流都极小
电路类型
电源电压/V
传输延迟时间/ns
静态功耗/mW
功耗延迟积/mWns
直流噪声容限
输出逻辑摆幅/V
VNL/V
VNH/V
TTL
CT54/74
＋5
10
15
150
1 2
2 2
3 5
CT54LS/74LS
＋5
7 5
2
15
0 4
0 5
3 5
HTL
＋15
85
30
2550
7
7 5
13
ECL
CE10K系列
5 2
图354 CMOS输入保护电路
vO
VDD
TP
TN
vI
C1
D2
N
D1 ··· D1′
C2
P
P＋
P＋
N＋
R
●
２ 输入特性和输出特性 1 输入特性
为了保护栅极和衬底之间的栅氧化层不被击穿;CMOS输入端都加有保护电路 由于二极管的钳位作用;使得MOS管在正或负尖峰脉冲作用下不易发生损坏
各类数字集成电路主要性能参数的比较
目前国产CMOS逻辑门有CC 4000系列和高速54HC/74HC系列，主要性能比较如下：
25
3
最高工作频率/MHz
6
9
2~6
54HC/74HC系列
80
90
3~18
CC4000系列
边沿时间/ns
传输延迟/ns
电源电压/V
系 列
表3-5-2 CMOS门性能比较
P+
N+
N+
N+
P+
TP
图3511 传输门高 低电平传输情况
VDD
C=0
C=VDD
vO
vI=VDD
TN
D
S
S
D
CL
TP
VDD
C=0
C=VDD
vO
vI
TN
S
D
D
S
CL
a 高电平传输
b 低电平传输
传输门传输高电平信号时;若控制信号C为有效电平;则传输门导通;电流从输入端经沟道流向输出端;向负载电容CL充电;直至输出电平与输入电平相同;完成高电平的传输
vI
vO3;VGSthP
VGSthN
Ⅰ
Ⅱ
Ⅲ
Ⅳ
Ⅴ
3 5 2 CMOS反相器的主要特性
１ 电压传输特性和电流传输特性
CMOS反相器的电压传输特性曲线可分为五个工作区 工作区Ⅰ：由于输入管截止;故vO=VDD;处于稳定关态 工作区Ⅲ：PMOS和NMOS均处于饱和状态;特性曲线急剧变化;vI值等于阈值电压Vth
图3-5-5 CMOS反相器输入特性
vI
O
VDD
iI
－1V
考虑输入保护电路后;CMOS反相器的输入特性如图355所示
vO=VOL
VDD
TN
RL
vI=VDD
TP
IOL
图356 输出低电平等效电路
图357 输出低电平时输出特性
VOLvDSN
O
IOL
iDSN
vIvGSN
2 输出特性 a 低电平输出特性
P+
N+
P+
R
RW
T2
T4
T6
T3
T1
T5
RS
P阱
N衬底
VSS
S2
G2
D2
D1
G1
S1
vO
vI
VDD
图3519 CMOS反相器结构示意图
3 5 5 CMOS电路的锁定效应及正确使用方法
１ CMOS电路的锁定效应
图中的T1～T6均为寄生三极管;是产生锁定效应的原因
R
vI
vO
VDD
VSS
T5
CMOS反相器具有如下特点：
1 静态功耗极低 在稳定时;CMOS反相器工作在工作区Ⅰ和工作区Ⅴ;总有一个MOS管处于截止状态;流过的电流为极小的漏电流 2 抗干扰能力较强 由于其阈值电平近似为0 5VDD;输入信号变化时;过渡变化陡峭;所以低电平噪声容限和高电平噪声容限近似相等;且随电源电压升高;抗干扰能力增强 3 电源利用率高 VOH=VDD;同时由于阈值电压随VDD变化而变化;所以允许VDD有较宽的变化范围;一般为+3～+18V 4 输入阻抗高;带负载能力强
TP
图3510 CMOS传输门及其逻辑符号
VDD
C
C
vO/vI
vI/vO
vO/vI
vI/vO
C
C
TG
C
vO/vI
vI/vO
C
TN
3 5 3 CMOS传输门
CMOS传输门是由P沟道和N沟道增强型MOS管并联互补组成
当C=0V，C=VDD时，两个MOS管都截止。输出和输入之间呈现高阻抗，传输门截止。当C=VDD，C=0V时，总有一个MOS管导通，使输出和输入之间呈低阻抗，传输门导通。
工作区Ⅴ：负载管截止;输入管处于非饱和状态;所以vO≈0V;处于稳定的开态
工作区
输入电压vI范围
PMOS管
NMOS管
输出
Ⅰ
0≤ vI＜ VGSthN
非饱和
截止
vO＝ VDD
Ⅱ
VGSthN ≤ vI＜ vO+ VGSthP
非饱和
饱和
Ⅲ
vO+ VGSthP ≤ vI＜ vO+ VGSthN
饱和
饱和
2
25
50
0 155
0 125
0 8
CE100K系列
4 5
0 75
40
30
0 135
0 130
0 8
CMOS
VDD=5V
＋5
45
5×103
225 ×103
2 2
3 4
5
VDD=15V
＋15
12
15×103
180 ×103
6 5
9 0
15
高速CMOS
＋5
8
1×103
8 ×103
1 0
1 5
5
表353 各类数字集成电路主要性能参数比较表
解决方法：在各输入端 输出端增加一级反相器;构成带缓冲级的门电路
带缓冲级的与非门是在或非门的输入端 输出端接入反相器构成的
VDD
EN
图3515 三态输出CMOS门 结构之一
A
Y
VDD
1
T'N
TN
T'P
TP
２ 三态输出CMOS门
三态输出CMOS门是在普通门电路上;增加了控制端和控制电路构成;一般有三种结构形式
两个MOS管的开启电压VGSthP<0; VGSthN >0;通常为了保证正常工作;要求VDD>|VGSthP|+VGSthN
若输入vI为低电平如0V;则负载管导通;输入管截止;输出电压接近VDD
若输入vI为高电平如VDD;则输入管导通;负载管截止;输出电压接近0V
图352 CMOS反相器电压传输特性