2021年湖北工业大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年湖北工业大学计算机科学与技术专业《计算机组成原理》科目
期末试卷A（有答案）
一、选择题
1、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（）。

I.一个主存单元和缓冲存储器
Ⅱ.两个数据寄存器
IⅡ.一个主存单元和一个数据寄存器
IV.一个数据寄存器和一个控制存储器
V.一个主存单元和一个外存单元
A. Ⅱ、Ⅲ、IV
B.IⅡ、Ⅱ
C. I、Ⅱ、Ⅲ
D.I、Ⅱ、Ⅲ、V
2、寄存器间接寻址方式中，操作数在（）中。

A.通用寄存器
B.堆栈
C.主存单元
D.指令本身
3、某机器字长为8位，采用原码表示法（其中一位为符号位），则机器数所能表示的范围是（）。

A.-127~+127
B.-127~+128
C.-128~+127
D.-128~+128
4、对于相同位数（设为N位，且各包含1位符号位）的二进制补码小数和十进制小数，（二进制小数所表示的数的个数）/（十进制小数所能表示的数的个数）为（）。

A.（0.2）N
B. （0.2）N-1
C. （0.02）N
D. （0.02）N-1
5、在浮点机中，判断原码规格化的形式的原则是（）。

A.尾数的符号位与第一数位不同
B.尾数的第一数位为1，数符任意
C.尾数的符号位与第一位相同
D.阶符与数符不同
6、下列存储器中，在工作期间需要周期性刷新的是（）。

A. SRAM
B. SDRAM
C.ROM
D. FLASH
7、某计算机主存按字节编址，由4个64M×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。

若double型变量x 的主存地址为80400lAH，则读取x需要的存储周期数是（）。

A.1
B.2
C.3
D.4
8、下列描述中，正确的是（）。

A.控制器能理解、解释并执行所有指令以及存储结果
B.所有数据运算都在CPU的控制器中完成
C.ALU可存放运算结果
D.输入、输出装置以及外界的辅助存储器称为外部设备
9、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4s
B.11.7s
C.14s
D.16.8s
10、为了对n个设备使用总线的请求进行仲裁，如果使用独立请求方式，则需要（）根控制线。

A.n
B.log2n+2
C.2n
D.3
11、总线的半同步通信方式是（）。

A.既不采用时钟信号，也不采用握手信号
B.只采用时钟信号，不采用握手信号
C.不采用时钟信号，只采用握手信号
D.既采用时钟信号，又采用握手信号
12、某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下地址字，段法）确定下条微
指令地址，则微指令中下地址字段的位数至少是（）。

A.5
B.6
C.8
D.9
13、在取指操作结束后，程序计数器中存放的是（）。

A.当前指令的地址
B.程序中指令的数量
C.下一条指令的地址
D.已经执行指令的计数值
14、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）。

A.PCI
B
C.AGP
D.PCI-Express
15、传输一幅分辨率为640像素×480像素、65 536色的图片（采用无压缩方式），假
设采用数据传输速度为56kbit/s，大约需要的时间是（）。

A.34.82s
B.42.86s
C.85.71s
D.87.77s
二、填空题
16、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器
17、按照总线仲裁电路的位置不同，可分为________仲裁和________仲裁。

18、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache
的子集。

19、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于
________类。

20、多个用户共享主存时，系统应提供_______。

通常采用的方法是_______保护和_______
保护，并用硬件来实现。

21、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。

22、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线
的下次，接管总线控制权。

23、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。

24、运算器的两个主要功能是：_______，_______
25、计算机软件一般分为两大类：一类叫______,另一类叫______操作系统属于_______类。

三、名词解释题
26、指令字长度：
27、比特率：
28、尾数：
29、统一编址：
四、简答题
30、什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？
31、总线的分类方法主要有哪几种？请分别按这几种法说明总线的分类。

32、说明中断向量地址和入口地址的区别和联系。

33、什么是指令周期？指令周期是否有一个固定值？为什么？
五、计算题
34、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。

35、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含。

（其结果用二进两位数符）。

已知十进制数x=125，y=-18.125，试计算[x-y]
补
制真值表示，舍入时采用0舍l入法）。

36、有一台磁盘机，其平均寻道时间为30ms，平均等待时间为10ms，数据传输率为500B/ms，磁盘机中随机存放着1000块、每块为3000B的数据。

现想把“块块数据取走，更新后再放回原地。

假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传输时间。

另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入/输出操作不相重叠。

试问：
1）更新磁盘上的全部数据需多少时间？
2）若磁盘机的旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间？
六、综合题
37、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。

从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：
1.Tped ef int array a[2][2]；
2.
3 .void transposel（array dst，array src）
4.{
5. int i，j；
6.for（i=0；i<2；1++）{
7. for（j=0；j<2；j++）{
8. dst[j] [i]=src[i] [j]；
9. }
10. }
11. }
假设在一台具有如下属性的机器上运行这段代码：
sizeof（int）==4。

src数组从地址0开始，dst数组从地址16开始（十进制）。

只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。

这个高速缓存总的大小为16个数据字节，一开始是空的。

对src和dst数组的访问分别是读和写不命中的唯一来源。

问题如下：
1）对每个row和col，指明对src[row][col]和dstfrow][col]的访问是命中（h）还是不命中（m），例如，读src[0][0]会不命中，写dst[0][0]也不命中，并将结果填至下列表格中。

2）对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将结果填至下列表格中。

38、图是从实时角度观察到的中断嵌段。

试问：这个中断系统可实现几重中断？请分析图中的中断过程。

39、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。

1）画出指令周期流程。

2）画出非流水线时空图。

3）画出流水线时空图。

4）假设时钟周期为100ns，求流水线的实际吞吐率。

5）求该流水处理器的加速比。

参考答案
一、选择题
1、B
2、C
3、A
4、B
5、B
6、B
7、C
8、D
9、D
10、C
11、D
12、C
13、C
14、B
15、D
二、填空题
16、流水 CISC
17、集中式分布式
18、主存 L1级cache
19、系统软件应用软件系统软件
20、存储保护存储区域访问方式
21、SCSI IEEE1394
22、优先级公平主方
23、优先级高优先级低
24、算术运算逻辑运算
25、系统软件应用软件系统软件
三、名词解释题
26、指令字长度：
一个指令字所占有的位数.
27、比特率：
信息位传输速率，每秒钟通过信道传输的有效信息量。

（传的是信息）
28、尾数：
在浮点数据编码中，表示数据有效值的代码。

29、统一编址：
就是将外围设备中的控制寄存器、数据寄存器、状态寄存器和内存单元一起编排地址。

四、简答题
30、答：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大（大约5：1）。

存储系统中Cache一主存层次采用了程序访问的局部性原理，
31、答：A、按传送格式分为：串行总线、并行总线；B、按时序控制方式分为：同步总线（含同步扩展总线），异步总线；C、按功能分为：系统总线，CPU内部总线、各种局部总线。

32、答：中断向量地址和入口地址的区别：向量地址是硬件电路（向量编码器）产生的中断源的内存中断向量表表项地址编号，中断入口地址是中断服务程序首址。

中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。

33、答：指令周期是指取出并执行完一条指令所需的时间。

由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。

五、计算题
34、解析：存储基元总数=64K×8位=512K位=219位。

思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。

设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。

若a=19，b=l，总和=19+1=20；
若a=18，b=2，总和=18+2=20；
若a=17，b=4，总和=17+4=21；
若a=16，b=8，总和=16+8=24；
由上可看出，片字数越少，片字长越长，引脚数越多。

片字数、片位数均按2的幂变化。

通过证明也是能得出结论的，我们要最小化a+b=a+219-4。

令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。

在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，剩下F（19）=20。

所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分
配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。

35、64.解析：首先将x和y转换成浮点数
x=125=0.11111010×2011
y=-18.125=-0.10010001×20101
由于j x=00，0111，因此[j x]补=00，0111，同理[-j y]补=11，1011故
[j x]补=00，0111；00.11111010
[-j y]补=00，0101；11.01101111
下面可以按照5个步骤来做：
1)对阶。

求阶差：
[∆j]补=[j x]补-[j x]补=[j x]补+[-j y]补。

=000111+111011=000010
所以y的阶码要低2，故应该y向x对齐，y尾数需要右移两位，阶码加2，如下：[y]补=000111，11.110110112）
2)尾数求差。

00.11111010
+00.00100101（这里加的是y尾数的负数补码）
01.00011111
即[x-y]补=00，0111；01.00011111。

3）规格化。

尾数出现01.×××…x，说明需要右规一次即可，阶码加1，最后
可得
[x-y]补=00，1000；00.100011111（加了下画线的1为右规丢弃的1）
4）舍入处理。

山于右规低位丢1，因此尾数末位加1，即尾数变为
00.10010000。

5）溢出判断。

最后阶符为00，没有溢出，最后应将[x-y]补=001000，
00.10010000转换为二进制真值，即500
x-y=0.10010000×2001000=0.10010000×28=10010000
36、解析：由于数据块是随机存放的，因此每取出或写入一块均要定位。

数据传输时间=3000B÷500B/ms=6ms.
1）更新全部数据所需时间=2×1000×（平均寻道时间+平均等待时间+数据传输时，间）+1000×CPU更新信息时间=2×1000×（30+10+6）+1000×4=96
000ms=96s
2）磁盘机旋转速度提高一倍后，平均等待时间为5ms。

数据传输率提高一倍，即1000B/ms.数据传输时间变为3000÷1000B/ms=3ms。

更新全部数据所需时间
=2×1000×（30+5+3）+1000×4=80000ms=80s
六、综合题
37、解析：
1）解决这个问题的关键是想象出如图所示的关系图。

注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行（0%2=0，1%2=1，2%2=0，3%2=1）。

因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出另一个数组的有用的行。

具体过程如下：
dst[j] [i]=src[i] [j]语包先访问 src[i][i]再将其存储到dst[j] [i]
说明如下：
①访问src[0][0]，不命中，将src[0]调入高速缓存的Line0。

②访问dst[0][0]，不命中，将dst[0]调入高速缓存的Line0，换出src[0]。

③访问src[0][1]，不命中，将src[0]调入高速缓存的Line0，换出dst[0]。

④……
2）当高速缓存为32B时，它足够大，能容纳这两个数组。

因此所有不命中都是开始时的不命中。

关系如图所示。

38、解析：该中断系统可以实现5重中断。

中断优先级的顺序是，优先权1最高，
而现行程序运行于最低优先权（不妨设优先权为6）。

图7-21中出现了4重中断，
其中断过程如下：现行程序运行到T1时刻，响应优先权4的中断源的中断请求并进
行中断服务。

到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中
断源的中断请求，暂停优先权4的中断服务，而响应优先权3的中断。

到T4时刻，
又被优先权2的中断源所中断，直至T6时刻，返回优先权3的中断服务。

到T7时刻，优先权1的中断源发出中断请求并被响应，到T8时刻优先权1中断服务完毕，返回
优先权3的服务程序。

到T10时刻优先权3中断服务结束，返回优先权4的中断服务。

到T11时刻优先权4的中断服务结束，最后返回现行程序。

在图中，优先权3的中断服务程序被中断2次，而优先权5的中断请求没有发生。

39、解析：
1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。

2）非流水线时空图如图b所示。

假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。

3）流水线时空图如图c所示。

由图c可见，第一条指令出结果需要4个时钟周期。

当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。

4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指
令/s。

5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，
每隔个时钟周期都输出一个结果。

对于本题4级流水线而言，处理10条指令所需的
时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.08。