《微电子学概论》-ch5_集成电路设计1

（状态图） 版图
上一页 下一页
OUTLINE
集成电路设计特点及设计信息描述 典型设计流程 集成电路的设计规则和全定制设计方法 专用集成电路的设计方法 几种集成电路设计方法的比较 可测性设计技术
上一页 下一页
理想集成电路的设计流程
(自顶向下：TOP-DOWN） 系统功能设计，逻辑和电路设计，版图设计
选择设计方法的最终依据是经济因素。
上一页 下一页
集成电路设计特点
对设计正确性提出更为严格的要求 测试问题 版图设计：布局布线（集成电路设计的最终结果） 分层分级设计(Hierarchical design)和模块 化设计

高度复杂电路系统的要求 VLSI电路：>105个晶体管
模块化设计：不同模块完成功能不同 分层分级设计

全定制数字集成电路设计
上一页 下一页
典型的实际设计流程—版图设计
功能设计
逻辑和电路设计
版图设计
上一页 下一页
3. 版图设计
目标：根据逻辑与电路功能和性能要求以及工艺
水平要求来设计光刻用的掩膜版图，IC设计的最 终输出。
什么是版图？一组相互套合的图形，各层版图相
应于不同的工艺步骤，每一层版图用不同的图案 来表示。 版图与所采用的制备工艺紧密相关
行为级、算法级——系统功 能描述，主要指一些抽象的 算法描述、控制流和数据流 图。
寄存器传输级（RTL，数据 流级）——反映触发器、寄 存器、计数器、算术逻辑运 算单元（ALU）等功能模块 （宏单元）间的互连。一般 用真值表和状态图反映。
上一页 下一页
逻辑门级、门级——数字系统的主要层次，其基 本单元是与、或、非及三态等各种门电路或少量 触发器。门级的结构描述反映了门电路的互连方 式，一般用逻辑图和布尔方程描述。
集成电路设计I
上一页 下一页

集成电路设计与制造的主要流程框架
系 统 需 求 设计 掩膜版
功能设计 逻辑和电路设计 版图设计
单晶、外 延材料
芯片制造 过程
芯片检测
封装
测试
上一页 下一页
集成电路的设计过程： 设计创意 + 仿真验证
功能要求 行为设计（VHDL） 否 行为仿真 是 综合、优化——网表 否
总体要求 系统功能设计 寄存器传输级 描述 寄存器传输级 模拟与验证
原理图输入 综合
子系统 /功能块
功能设计
单元库
逻辑模拟 与验证 电路图 电路模拟 与验证
逻辑图(门级逻辑网表) 逻辑模拟 与验证
逻辑/电 路设计
版图生成
上一页 下一页
版图设计
版图几何设计规则和 电学规则检查
网表一致性检 查和后仿真 最终版图数据 与测试向量
上一页 下一页
版图设计过程：
上一页 下一页
版图设计过程：主要是布局布线过程
自动版图设计过程：基于单元库
上一页 下一页
版图设计过程：由底向上过程，大多数基
于单元库实现，主要是布局布线过程
布图规划：在一定约束条件下对设计进行物理划分，并初
步确定芯片面积和形状、单元区位置、功能块的面积形状 和相对位置、I/O位置，产生布线网格，还可以规划电源、 地线以及数据通道分布。
布局：将模块安置在芯片的适当位置，满足一定目标函数。
对级别最低的功能块，是指根据连接关系，确定各单元的 位置；级别高一些的，是分配较低级别功能块的位置，使 芯片面积尽量小。
时钟树产生：生成时钟信号。 布线：根据电路的连接关系（连接表）在指定区域（面积、
形状、层次）百分之百完成连线。布线均匀，优化连线长 度、保证布通率。 上一页 下一页
版图检查和验证
检查从版图中提取出网表， 检查电路连接是否有错 与逻辑 /电路设计得到的 误，如短路、开路、 网表是否一致 NMOS 衬底接电源等。
上一页 下一页
版图验证与检查

软件支持：成熟的CAD工具用于版图编辑、 人机交互式布局布线、自动布局布线以及版 图检查和验证
上一页 下一页
IC设计流程

上一页 下一页
典型的实际设计流程—功能设计
功能设计
上一页 下一页
1、系统功能设计 目标：实现系统功能，满足基本性能要求 过程：
设计要求
上一页 下一页
输出：语言和功能图
无自动设计软件。 仿真软件：VHDL仿真器、Verilog仿真器

功能块划分原则： 既要使功能块之间的连线尽可能地少，接口 清晰，又要求功能块规模合理，便于各个功能 块各自独立设计。同时在功能块最大规模的选 择时要考虑辅助设计软件可处理的设计级别
Or like this
上一页 下一页
上一页 下一页
上一页 下一页
从层次和域表示分层分级设计思想
Y型图 目的：便于管理
域：
行为域：集成电路的功能。 结构域：集成电路的逻辑 和电路组成。 物理域：集成电路掩膜版 的几何特性和物理特性 的具体实现
上一页 下一页
层次：系统级、算法级、寄存器传输级(也称RTL级)、 逻辑级与电路级 系统级——系统行为描述，主要指一些性能指标。

电路知识、信号与系统、EDA（电子设计自动 化）等。
上一页 下一页
集成电路设计的关键
电路设计，最能反映人的能动性，结合 具体的电路，具体的系统，设计出各种各样 的电路。
掌握正确的设计方法* 计算机辅助设计手段， EDA：电子设计自动化* 严格的设计规范 选择合适的实现方法 选择合适的测试方法 设计复用
时序仿真
是 布局布线——版图
后仿真 是 否
—设计业—
集成电路芯片设计过程框架
上一页 下一页
需要的知识

半导体器件物理基础：包括PN结的物理机制、双
极管、MOS管的工作原理等 器件 小规模电路 大规模电路 超大规模电路 甚大规模电路

电路的制备工艺：光刻、刻蚀、氧化、离子注入、
扩散、化学气相淀积、金属蒸发或溅射、封装等工 序
上一页 下一页
集成电路设计工作
上一页 下一页
主要设计公司
上一页 下一页
OUTLINE
集成电路设计特点及设计信息描述 典型设计流程 集成电路的设计规则和全定制设计方法 专用集成电路的设计方法 几种集成电路设计方法的比较 可测性设计技术
上一页 下一页
集成电路设计的概念
什么是集成电路设计？ 根据电路功能和性能 的要求，设计出满足要求的集成电路。 技术方面：正确选择系统配置、电路形式、 器件结构、工艺方案和设计规则。 成本方面：尽量减小芯片面积，降低设计成 本，缩短设计周期，以保证全局优化。 最终输出：掩模版图（Layout）—设计与制 备间的接口。 验证：测试及系统应用。
寄存器传输级（RTL）以上 的设计通常包括功能设计。 逻辑级和电路级的设计通常 是指结构域对应的逻辑设计 和电路设计，以及物理域对 应的掩膜版图设计 功能设计 逻辑/电路设计 版图设计
设 计 过 程
上一页 下一页
设计信息描述
需要对集成电路设计的各个方面、各个层次的 信息进行描述，并通过设计工具，使各个层次的信 息可以相互间等价转换。
层次和综合
优化
优化
优化
带单元库的数字集成电路： 二次映射机制。
综合：通过附加一定的约束条件，从高一级设计 层次直接转换到低一级设计层次的过程。 上一页 下一页
典型的实际设计流程
由于EDA工具不完善，需要较多的人工干 预 某些设计阶段无自动设计软件，通过模拟 （simulation）分析软件来完成设计 各级设计需要验证
基于单元库设计：设计复用 计算机辅助设计

上一页 下一页
If you make IC design like this
上一页ike this
When something is wrong it is very hard to find the exact cause of the problem. Design changes are expensive and introduces significant delays
上一页 下一页
设计的关键：
降低设计的复杂性，提高设计能力，尽可 能使设计的芯片一次投片成功。
设计方法的关键：
约束（constraints）和抽象（abstractions）
约束：通过简化问题实现自动化的设计过程。
抽象：为简化问题避免细节而进行的描述。
不同设计方法间的差别主要是不同的约束和折中的策略。
电路级、版图级——集成 电路的最终输出，以几何 图形描述基本的元器件 BJT、MOSFET、二极管 和电阻、电容等。功能用 电路的微分方程描述。功 能隐含于器件的物理特性 中，系统特性不仅与器件 的互连有关还与加工工艺 有关。
上一页 下一页
行为域
结构域
上一页 下一页
物理域
上一页 下一页
设计的展开：由高层级向低层级 ，针对不同域

功耗问题，尤其高层次设计中考虑 IC设计与电路制备相对独立的新模式 Foundry的出现
上一页 下一页
习题
1、系统功能设计时，功能块划分原则。 2、分别试述带单元库、全定制的数字集 成电路的典型设计流程。
3、试述IC设计的主要特点。
上一页 下一页
设计信息描 述方法：
分类
内容
图形描述
语言描述
语言描述 (如VHDL语 功能描述与逻辑描述 言、 Verilog语言等 ) 图 形 描 述
功能设计
逻辑设计 电路设计 版图设计
功能图
逻辑图 电路图 符号式版图 , 版图
上一页 下一页
语言描述
功能图：
逻辑电路图：
版图：
上一页 下一页
电路图
逻辑图
上一页 下一页
典型的实际设计流程
功能设计
逻辑和电路设计
上一页 下一页
2、逻辑和电路设计
目标：确定满足一定功能的由逻辑或电路单元组
成的逻辑或电路结构 过程：（数字电路）
synthesis
上一页 下一页
逻辑和电路设计的输出：网表（元件及其连接关
系）或逻辑图、电路图
软件支持：逻辑综合、逻辑模拟、电路模拟、时
制版 与工艺流片
计算机辅助 ) 测试( ICCAT 生产定型
工艺模拟
上一页 下一页
IC设计流程的变化和发展
超深亚微米（VDSM）集成电路对设计流程的影响

高速：寄生量的突出影响
时序问题突出，互连延迟超过门延迟。
逻辑设计用的互连延迟模型与实际互连延迟特
性不一致，通过逻辑设计的时序在布局布线后， 可能会由于连线寄生电阻、寄生电容的影响不 符合要求。
设计要求
功能（行为）编译器
性能和功能描述
逻辑和电路编译器
逻辑和电路描述
版图编译器
物理版图描述 制版及流片
统 一 数 据 库
硅编译器silicon compiler (算法级、RTL级向下） 门阵列、标准单元阵列
上一页 下一页
目前，还没有行为综合自 动设计软件，需要人工进 行模块划分，并进行RTL 描述和优化
序分析等软件 (EDA软件系统中已集成)
难以综合的：人工设计后进行原理图输入，再进
行逻辑模拟（模拟电路）
上一页 下一页
单元库：一组单元电路的组合
门电路，触发器，宏单元（功能模块）等。 经过优化设计
经过设计规则检查和反复工艺验证
能正确反映所需的逻辑和电路功能及特性
保证这部分设计的正确性，适合工艺制备，并达 到最大的成品率。
单元库可由生产厂家提供，可由专门的设 计的公司提供，可自行建立
基于单元库的设计（设计复用）
上一页 下一页
目前设计公司的方式——基于单元库
上一页 下一页
典型的实际设计流程

电路实现（包括满足电路性能要求的电路结 构和元件参数)：调用单元库完成； 没有单元库支持：对各单元进行电路设计，通过
电路模拟与分析，预测电路的直流、交流、瞬态等 特性，之后再根据模拟结果反复修改器件参数，直 到获得满意的结果。由此可形成用户自己的单元库