基于FPGA的增益可调微弱信号采集系统设计

基于FPGA的增益可调微弱信号采集系统设计
发布时间：2021-10-26T02:43:37.230Z 来源：《科学与技术》2021年6月16期作者：冯伟、李尧、宋思言
[导读] 随着科学技术的快速发展，FPGA系统在微弱信号采集中得到了有效的应用。

冯伟、李尧、宋思言
陕西长岭电子科技有限责任公司陕西省宝鸡市 721006
摘要：随着科学技术的快速发展，FPGA系统在微弱信号采集中得到了有效的应用。

该系统以 FPGA 为核心，以集成运算放大器
OP37G，模拟开关 DG611DY 组成增益可调放大电路，具备了 ×0．5，×2，…，×100，×200 等 10 种放大倍率可编程控制的功能，以高精度模数转换芯片 AD7865 为采集芯片，实现了高精度微弱信号的采集。

试验结果表明:系统在多种微弱信号环境下经增益电路放大后，各通道采样精度均能达到0．1%。

系统可灵活应用于多种微弱信号采集环境，稳定可靠，已成功应用于某微弱信号测试场合。

关键词：FPGA；增益可调；微弱信号；采集系统
1.系统总体设计
基于FPGA的高速数据采集与处理系统主要包括A/D采集模块、FPGA控制模块、USB接口模块和上位机模块。

其系统结构框图如图1所示。

本文主要介绍A/D采集模块的电路设计并通过FPGA进行其电路采集信号可行性的验证以及线性累加平均算法在FPGA中的实现和仿真。

图 1 系统结构框图
1.1A/D接口电路的设计
本文采用的高速ADC是Linear Technology公司研发的LTC2226这款芯片，其分辨率为12-bit，功耗仅为75m W，采用单端 3V 供电，输入电压范围为 1Vp－p 至 2Vp－p。

LTC6363 是一款轨至轨输出的低功率、低噪声高速全差分运算放大器，其作用是将单端输入信号转换为差
分信号输出，也可以进行差分驱动。

根据两个芯片的数据手册画出 A/D 硬件电路图如图 2 所示[1]。

图 2 A/D 转换电路原理图
1.2 A/D 接口电路仿真测试
通过信号发生器发出正弦波，通过 A/D 采集模块将数据采集到 FPGA 中，通过QuartusⅡ软件自带的 Signal Tap 进行验证。

系统的采样时钟频率为 8MHz，使用信号发生器分别发出100k Hz、500k Hz、1MHz、2MHz 的正弦波进行采样测量，结果均显示正确，如图 3 所示，是正弦波为 2MHz 时的采样波形，结果显示与信号发生器产生的波形一致。

图 3 2MHz 采样波形图
2.系统逻辑控制
2.1增益逻辑控制
系统上电工作后，首先通过判别电路判断4个采集通道的传感器连接状态，并将通道连接状态标识符写入状态寄存器中，待控制模块发送问询命令后，采集模块将状态标识符等信息编帧发送给控制模块，完成初始化操作;获取对前端采集电路进行配置的增益参数，采集电路的采样率参数等;待收到控制模块的触发采集指令后，采集模块开始采集数据并将数据保存在片上存储器中;待收到数据读取请求后开始向上位机回传数据。

本系统中，完整的指令帧结构由指令标识符、通道地址和指令正文构成。

上位机将指令帧发送到PGA 中，首先根据标识符判断指令类型，设计规定增益指令的标识符为01H;通道地址由2位组成，代表4个通道编号，各通道根据指令正文获取4位增益控制参数，共16种增益倍率，本设计用到其中 10种;增益可调采集系统获取增益参数后，控制由DG611DY 与 OP37G 组成的增益可调电路。

2.2混合编帧格式
本系统对 4 路通道数据进行采样，分别为 3 路微弱振动信号(A1～A3)，单通道采样率为 5 kHz，1 路噪声信号(B1)，单通道采样率为 8 kHz，数据的总采样率为 230 kHz。

为了使信号能够达到均匀采样，必须要保证一帧数据中同一信号采样点的时间间隔均匀，因此必须要对模拟信号设计一种均匀编帧结构。

每一帧的尾部添加上帧结束计数与帧标志信号，以便于检测出在数据采集的过程中有无误帧、丢帧的情况。

初步设定帧结构的列数为 47 列[2]。

构成的数据帧为 5×47 的矩阵，最终得到的数据编帧结构如表 2 帧计数位，共 24 bit。

表中每个采样点均以 1 kHz 进行采样，其中帧计数位和帧标志位不占用采样率，总采样频率仍为 230 kHz。

2.3模数转换逻辑控制
2.3.1命令包与数据包格式
上位机下发的命令包与上传的数据包大小不同，所以其协议也不一样。

FPGA 接收到下发的命令后，将命令进行解析，若命令有效标志为“25”，FPGA继续识别命令要求是否为“A”。

2 位 ADD 为各通道的地址位，最多可设置地址为 4 个。

若命令有效标志为“25”且命令要求是“5”，此时 FPGA 转为接收状态，等待接收数据重组后上传给上位机。

FPGA 回传的模数转换数据每组数据有 58 bit，含 1 bit 起始位、26
bit有效数据(2 bit 地址位，24 bit 数据位)、4 bit 校验码、24 bit 帧计数及 3 bit 停止位。

2.3.2 FIFO管理与数据编帧设计
本系统中3 路50 kHz 采样率的微弱振动信号和1路 80 kHz 采样率的噪声信号，这 4 路信号在转换位数为 14 bit 的情况下，在组帧进入Flash 存储前，由于Flash 芯片正处于边擦边写的无效块检测和块擦除阶段，其中典型的页读操作时间tＲ为35μs，块擦除操作时间 t BEＲS 为 1.5 ms，该段时间数据无法存储，为避免造成数据丢失，所以需要缓存这段时间传过来的数据[3]。

3.结束语
为了实现连续对微弱信号进行采样，本文设计了一款基于 FPGA＋LTC2226 的高速数据采集系统，该系统分为模拟信号前端调理模块、高速数据采集和预处理模块以及上位机模块。

本系统利用 FPGA 为控制芯片，AD7865 作为模数转换芯片设计了增益可调的采集系统，通过上位机发送控制命令，可以精准的控制增益倍率，完成3 路微弱振动信号及 1 路噪声信号的采集，经测试精度均在0.1%以内。

适用于多种微弱信号的调理、放大、采集，简化了前段调理电路设计的复杂性。

参考文献
[1]胡晓峰．堆叠式微型数据采集系统关键技术研究［D］．太原:中北大学，2017．
[2]关云飞．基于 FPGA 的差动像散离焦信号的检测和处理技术［D］．哈尔滨:哈尔滨工程大学，2012．
[3]张焱．水下航行器中多通道采编存储器的研制［D］．太原:中北大学，2015．
作者简介：
冯伟，1988.3.13，男，汉族，四川泸州人，大学本科。

主要研究方向：数字信号处理，电磁兼容性设计。

李尧，1992.10.29，男，汉族，陕西宝鸡人，硕士，主要研究方向：信号处理。

宋思言，1993.03.25 ，女，汉族，陕西宝鸡人，硕士，主要研究方向：信号处理。