【硕士论文】集成电路功能成品率模型及参数提取方法的研究

西安电子科技大学
硕士学位论文
集成电路功能成品率模型及参数提取方法的研究
姓名：***
申请学位级别：硕士
专业：微电子学与固体电子学
指导教师：***
2002.1.1
摘要
摘要
本文对集成电路功能成品率模型以及模型参数的提取方法进行了系统研究。

主要研究结果如下：
研究了工艺缺陷引起电路故障的机理。

讨论了现有的几个功能成品率模型，及其优缺点。

提出了一种新的方法一相关系数法，可以用于评价成品率模型的优劣，同时克服了均方误差方法的不足。

研究并详细论述了用电学方法提取功能成品率模型参数的微电子测试结构，对该测试结构的集成电路工艺流片实验，结果表明：该测试图可以成为用于检测多种工艺蚨陷状况的测试结构。

研究了基于微电子测试的双桥结构图形，功能成品率模型参数提取的优化方法。

该方法可以快速有效的提取参数，进行成品率预报：本文首次引入了有效缺陷密度的概念，可方便地用于评估生产线的缺陷密度。

ｉ研究开发了一套缺陷检测系统，该仪器具有精度较高，操作方便。

测试效果令人满意。

本文研究成果将对集成电路功能成品率仿真和设计的实用化有重要的推动作用，｝
关键词：集成电路Ｊ功能成品率，测试结构）参数提取
Ａｂｓ订ａｃｔ
Ａｂｓｔｒａｃｔ
Ｔｈｉｓｄｉｓｓｅｒｔａｔｉｏｎａｉｍｓａｔｄｉｓｃｕｓｓｉｎｇｔｈｅｍｏｄｅｌｏｆｆｕｎｃｔｉｏｎａｌｙｉｅｌｄｏｆｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓａｎｄｔｈｅｍｅｔｈｏｄｏｆｅｘｔｒａｃｔｉｎｇｔｈｅｐａｒａｍｅｔｅｒｓｏｆｙｉｅｌｄｍｏｄｅｌ．ＴｈｅＡｕｔｈｏｒ。

Ｓｍａｉｎｃｏｎｔｒｉｂｕｔｉｏｎｓａｒｅａｓｆｏｌｌｏｗｉｎｇ：
Ｆｉｒｓｔ，ｔｈｅｐｒｉｎｃｉｐｌｅｏｆｃｉｒｃｕｉｔｆａｕｌｔｓｃａｕｓｅｄｂｙｍａｎｕｆａｃｔｕｒｉｎｇｄｅｆｅｃｔｓｉｓｓｔｕｄｉｅｄＳｏｍｅｅｘｉｓｔｉｎｇｍｏｄｅｌｓｏｆｆｕｎｃｔｉｏｎａｌｙｉｅｌｄａｒｅｄｉｓｃｕｓｓｅｄｉｎｄｅｔａｉｌＴｈｅｉｒａｄｖａｎｔａｇｅｓａｎｄｄｉｓａｄｖａｎｔａｇｅｓａｒｅａｎａｌｙｚｅｄａｎｄｃｏｍｐａｒｅｄ．Ａｎｅｗｍｅｔｈｏｄｎａｍｅｄｃｏｒｒｅｌａｔｉｏｎｃｏｅｆｆｉｃｉｅｎｔｍｅｔｈｏｄｉｓｐｕｔｆｏｒｗａｒｄｔｏｊｕｄｇｅｗｈｉｃｈｍｏｄｅｌｉｓｂｅｔｔｅｒ．Ｔｈｉｓｍｅｔｈｏｄｏｖｅｒｃｏｍｅｓｔｈｅｄｉｓａｄｖａｎｔａｇｅｏｆｔｈｅｍｅｔｈｏｄａｖａｉｌａｂｌｅ．
Ｓｅｃｏｎｄ，ｔｈｅｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓｔｅｓｔｓｔｒｕｃｔｕｒｅｄｅｓｉｇｎｔｏｅｘｔｒａｃｔｐａｒａｍｅｔｅｒｓｏｆｆｕｎｃｔｉｏｎａｌｙｉｅｌｄｍｏｄｅｌｓｂａｓｅｄｏｎｅｌｅｃｔｒｉｃａｌｍｅａｓｕｒｅｍｅｎｔｓｉｓｒｅｓｅａｒｃｈｅｄａｔｌｅｎｇｔｈ．ＴｈｅｃｈｉｐｏｆｔｈｅｄｏｕｂｌｅｂｒｉｄｇｅｔｅｓｔｓｔｒｕｃｔｕｒｅｉｓｐｕｔｉｎｔｏｐｒｏｄｕｃｔｉｏｎＴｈｅｔｅｓｔｉｎｇｅｘｐｅｒｉｍｅｎｔｉｎｄｉｃａｔｅｓｔｈａｔｔｈｅｔｅｓｔｓｔｒｕｃｔｕｒｅＣａｎｂｅｕｓｅｄｔｏｔｅｓｔｔｈｅｓｔａｔｕｓｏｆｄｅｆｅｃｔｓｏｆｍｕｌｔｉｐｌｅｔｅｃｈｎｏｌｏｇｉｅｓ．
Ｔｈｅｎ，ｂａｓｅｄｏｎｔｈｅｄｏｕｂｌｅｂｒｉｄｇｅｔｅｓｔｓｔｒｕｃｔｕｒｅ，ａｎｏｐｔｉｍｉｚａｔｉｏｎｍｅｔｈｏｄｉｓｐｒｅｓｅｎｔｅｄｗｈｉｃｈｉｓｕｓｅｄｔｏｅｘｔｒａｃｔｉｎｇｔｈｅｐａｒａｍｅｔｅｒｓｏｆｙｉｅｌｄｍｏｄｅｌｆａｓｔａｎｄｅｆｆｅｃｔｉｖｅｌｙＴｈｅｅｘｔｒａｃｔｅｄｐａｒａｍｅｔｅｒｓＣａｎｂｅｕｓｅｄｔｏｐｒｅｄｉｃｔｔｈｅｐｒｏｄｕｃｔｙｉｅｌｄ．Ｔｈｅｃｏｎｃｅｐｔｏｆｔｈｅｅｆｆｅｃｔｉｖｅｄｅｆｅｃｔｄｅｎｓｉｔｙｉｓｆｉｒｍｌｙｐｒｅｓｅｎｔｅｄｗｈｉｃｈｒｅｆｌｅｃｔｓｔｈｅｓｔａｔｕｓｏｆｔｈｅｄｅｆｅｃｔｓｂｅｔｔｅｒｔｈａｎｔｈｅａｖｅｒａｇｅｄｅｆｅｃｔｄｅｎｓｉｔｙ
Ｆｉｎａｌｌｙ，ａｄｅｆｅｃｔｔｅｓｔｉｎｇｓｙｓｔｅｍｉｓｒｅｓｅａｒｃｈｅｄａｎｄｄｅｖｅｌｏｐｅｄｗｈｉｃｈＣａｌｌｔｅｓｔｔｈｅｓｉｚｅａｎｄｃｌａｓｓｏｆｄｅｆｅｃｔｓＴｈｉｓｓｙｓｔｅｍｈａｓｔｈｅａｄｖａｎｔａｇｅｓｏｆｈｉｇｈｐｒｅｃｉｓｉｏｎａｎｄｅａｓｙｏｐｅｒａｔｉｏｎＴｈｅｔｅｓｔｉｎｇｒｅｓｕｌｔｓａｒｅｓａｔｉｓｆａｃｔｏｒｙ．
Ｔｈｅｃｏｎｔｒｉｂｕｔｉｏｎｓｏｆｔｈｉｓｄｉｓｓｅｒｔａｔｉｏｎｗｉｌｌｐｒｏｍｏｔｅｔｈｅｐｒａｃｔｉｃａｂｉｌｉｔｙｏｆｔｈｅｄｅｓｉｇｎａｎｄｓｉｒｅｕｌａｔｉｏｎｏｆｆｕｎｃｔｉｏｎａｌｙｉｅｌｄ．
Ｗｏｒｄｓ：ＩｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓＦｕｎｃｔｉｏｎａｌｙｉｅｌｄＴｅｓｔｓｔｒｕｃｔｕｒｅＫｅｙ
Ｅｘｔｒａｃｔｉｎｇｐａｒａｍｅｔｅｒｓ
第一章绪论
第一章绪论
§１．１集成电路可制造性工程
从７０年代起，集成电路（Ｉｃｌ在计算机、自控、通信等各个方面得到广泛的应用，己成为信息社会的技术驱动力，对工业、科技、军事甚至综合国力产生深远
影响。

超大规模集成电路技术的进一步发展使产品的制造效益和成品率变得越来
越重要。

在芯片批量生产前，如果能够准确预报出集成电路的成品率，将对集成
电路的制造起着非常重要的作用。

准确的成品率预报能够使得在芯片生产之前采
取一些修正措施，例如改变设计规则、选择先进的生产线、优化芯片的布局布线
或加入容错设计，使得集成电路的成品率达到最大，大大缩短产品的研制周期和
成品率学习周期，提高产品效益。

这就是集成电路可靠性设计（ＤＦＭ）工程要解
决的关键问题，它将电路的性能设计、工艺线的能力和实际水平紧密结合在一起，
实现集成电路的成品率和利润的最优化。

集成电路的制造成品率可分为参数成品率和功能成品率两种类型。

参数成品率是指Ｉｃ在设计和制造以后，其性能完全满足要求的芯片数与总芯片数的比率。

它反映了在电路功能正常的情况下，电路特性（电参数）的变化情况。

功能成品
率是指Ｉｃ在设计和制造以后，电路功能正确的芯片数与总芯片数的比率。

它反映
了各种工艺缺陷对电路功能的影响程度。

集成电路生产工艺中的扰动使理想的Ｉｃ结构发生形变。

习惯上，将引起Ｉｃ局域形变的扰动称为局域缺陷，而将引起Ｉｃ全局形变的扰动称为全局缺陷。

它俩
是导致集成电路成品率下降的两个主要原因。

全局缺陷包括光刻套准误差、工艺
参数随机起伏和线条的变化等。

局域缺陷主要有光刻工艺中引入的二次诱生缺陷、
氧化物针孔缺陷和ＰＮ结泄漏缺陷等点缺陷。

一般全局缺陷主要影响集成电路的参
数成品率，常导致集成电路的速度和功耗等电参数发生变化１１’１ｌ，所以又称参数缺
陷。

局域缺陷会导致电路的拓扑结构发生变化，引起电路的故障，使电路失去功
能，影响Ｉｃ的功能成品率，因此又称灾难缺陷。

统计表明，在集成电路制造中出现的故障８３５％为结构故障，１６．５％为性能故障Ｉｌ…，因此结构故障往往比’陆能故障更引起重视，由于结构故障制约着功能成品
率，功能成品率就成为影响制造成品率的主要因素，提高功能成品率是提高ＩＣ制
造成品率最主要的措施。

因此，功能成品率的仿真、预报以及以其为核心的成品．●。

．。

．。

●
集成电路功能成品率模型及参数提取方法的研究
率优化等研究对提高集成电路的制造效益是极其重要的。

在此基础上，ＤＦＭ工程的研究体系可表示为图１１。

由图可见，工艺缺陷的参数、缺陷的故障机理模型以及缺陷的分布模型是ＤＦＭ研究的基础，而在此基础上的功能成品率仿真和优化则是ＤＦＭ的研究核心。

功能成品率仿真和设计的精度取决于模型和模型参数提取的精度。

影响功能成品率的主要原因是与光刻有关的各种缺陷（微粒），它们导致金属互连线、多晶硅及其他导电条的开路和短路等故障，从而使Ｉｃ完全失去功能。

对这些缺陷分布模型和特征参数的提取是近年来研究的重要内容之～，也是本文的主要研究内容。

目前，特征参数的提取方法有３种：１）用在线测试仪（如ＫＬＡ、Ｔｅｎｃｏｒ）扫描硅圆片测量参数，自动化程度高，成本也高，但精度不高１１３Ｉ·Ｉ¨】；２）在高倍显微镜下人工观测，虽精度高，但耗时太多¨Ｍ＿．Ｉ；３）借助微电子测试结构图，用优化方法提取参数，成本低，耗时少，也能达到较高的精度ＭⅢ”。

本文使用第３种方法提取参数。

集成电路版图及其
成品率仿真
缺陷／故障机理模型（空间分布与粒径分布）
：鬈燃ＩＩ■赢
２崩四辩眉镐Ｉ酵崖ｆｌｌ…¨二一一ｎ
成品率优化
具有较好或品率帮较羝缺
碴敏感程凌的调整敝固
最优化版图及设计规则
图１．１集成电路可制造性设计工程研究体系
§１．２本文的主要研究内容和安排下面介绍一下本文的主要研究内容
第一章绪论
１）研究和生产表明，集成电路制造过程中．由于各种工艺扰动会不可避免地在硅片上引入缺陷，缺陷常常引起集成电路结构的局部畸变，甚至可能改变电路拓扑结构，导致ＩＣ功能成品率的下降。

第二章主要介绍缺陷的故障情形和相应的几何模型。

２）集成电路功能成品率模型研究。

第三章研究了均匀分布点缺陷的功能成品率模型，然后对缺陷为非均匀分布情形下的成品率研究进行了论述，着重讨论了负二项分布成品率模型。

接着简要介绍了两种简化模型（Ｓａｍｐｌｅ模型、Ｅｘｔｅｎｄｅｄ模型）。

最后提出了新的评价模型优劣的方法一相关系数法。

３）第四章首先讨论了微电子测试结构图一双桥结构的设计与制造，然后着重讨论借助双桥测试结构，如何用优化和统计的方法提取功能成品率模型参数，并提出了一个有效缺陷密度的概念。

４）第五章介绍了缺陷检测仪的工作电路，及配套的控制、操作软件。

４集成电路功能成品率模型及参数提取方法的研究
第二章工艺缺陷模型
本章建立的缺陷模型主要实现了两个功能：一是这些模型提供了一个对局部缺陷的几何抽象，即缺陷模型是作为对版图进行几何形状的改变而建立的；二是表述了缺陷如何改变版图的几何形状，从而形成电路故障的。

§２．１缺陷的轮廓模型
一般地，为了便于计算和处理问题，真实缺陷用圆形缺陷来近似１２１ｌ（只要用一个参数圆半径Ｒ就可以表征了）。

实际的缺陷的形貌是多种多样的。

最新的研究结果表明，缺陷引起故障的概率由缺焰在各个方向上的尺寸所决定１２”。

基于此研究结果，己提出了缺陷轮廓的局部等效圆形缺陷模型１２３Ｊ和分段线·『生插值模型【２４ｌ。

局部等效圆形缺陷模型讨论了如何在引起故障概率相同的意义下将真实缺陷等效为圆形缺陷，从而提供了一个衡量缺陷轮廓模型的准则，而分段线性插值模型基于真实缺陷的几个特征量，直接给出了缺陷在各个方向上尺寸的估计值。

这些模型的精度与原有模型相比有了很大的提高，但是模型的参数较多，参数的提取也较复杂．如何快速准确提取模型参数用于成品率估计，是需要进一步研究的问题。

故本文还是用圆形来近似实际的缺陷轮廓。

§２．２工艺过程的描述
１Ｃ制造工艺虽然很复杂，但都可看成下面两个基本工序的不断重复而组成：即导电物质的淀积（掺杂）和绝缘物质的淀积。

事实上，这两道工序由一系列更基本的工序组成，如氧化、薄膜淀积、光刻和腐蚀等。

因此，ＩＣ的制造工艺过程可由这几道基本工序重复串联而成。

§２．３缺陷的类型
本文研究的缺陷主要是在硅片表面形成的各种图案局部偏差部分（多余物、冗余物等缺陷），这些局部缺陷往往引起Ｉｃ拓扑结构发生变化，因此也称为灾难缺陷。

局域缺陷引起电连接关系的错误主要有以下三种形式：即短路、开路和形成新的有源器件。

研究和生产表明，引起功能成品率下降的主要缺陷是冗余物缺陷
集成电路功能成品率模型及参数提取方法的研究
（３）电路开路故障
如图２．２所示，一个跨过有源线的冗余多晶硅缺陷在使得该有源线串联上一个晶体管的同时，也使得该有源线丌路。

如果一个冗余缺陷完全覆盖了一个通孔而形成一个阻塞的通孔．则该缺陷使得下面一层和上面一层不再相连，从而引起开路。

在ＮＭＯＳ工艺中这种情况可能发生的唯一情形如图２．３所示，也就是一个冗余多晶硅缺陷阻塞了第一层金属到有源区的通孔。

ＣＴＩＶＥ
图２．３阻塞的通孔引起的开路故障
冗余物缺陷的实物图：
图２．４金属连线层的冗余物缺陷
（ａ）火缺陷形成短路故障（”未导致故障的缺陷
２．３．２丢失物缺陷（ＭｉｓｓｉｎｇＭａｔｅｒｉａｌＤｅｆｅｃｔｓ）
丢失物缺陷也主要是由光刻工艺中的灰尘颗粒引起的。

由于这个原因，丢失物缺陷和冗余物缺陷有时也被称为光刻缺陷匝列。

这些缺陷可引起冗余或丢失的多晶硅、有源区和金属，它们所引起的成品率损失占整个成品率损失的６０％以上［２６１。

本文将丢失物缺陷建模为一圆形的电绝缘区域．此区域可位于多晶硅层、有源层和金属层这些导电层内，也可位于金属与金属之『白Ｊ或金属与多晶硅之间的通孔内出现。

丢失物缺陷可引起电路开路和短路器件故障。

如图２．５所示，如果一个丢失物缺陷跨过同一层内的线条，将使得该线条断丌，形成开路故障。

第一二章Ｉ：艺缺陷模型７
图２．５丢失物缺陷引起线条开路故障
同样，如图２，６所示，如果通孔层上有丢失物缺陷且通孔被缺陷所覆盖，则也形成开路故障。

Ｎ１一
图２．６通孔上的丢失物缺陷引起的开路故障
如果丢失物在多晶硅栅时．由于自对准工艺的特点，源区和漏区直接短路，从而形成短路器件故障，如图２．７所示。

Ｎ２
Ｎ１
Ｎ３
图２．７丢失的多晶硅缺陷引起短路晶体管故障
丢失物缺陷的实物图
（ａ）引起故障的缺陷（ｂ）未引起故障的缺陷
图２．８丢失物缺陷
集成电路ＩＪＪ能成品率模型及参数提取方法的研究
２．３．３氧化物针孔缺陷
针孔是指在介质层中存在的针尖状小孔。

针孔主要出两类原因引起，一类是在介质生长淀积中，材料的不完整性引起针孔缺陷（如栅介质或多层布线间的绝缘介质），另一类是因为光刻版和光刻过程中的缺陷使介质层过腐蚀引起的。

氧化物针孔缺陷的存在是栅氧化层成品率下降的主要原因。

Ｌａｓｈｅｃａｓｋａ发现衬底掺杂剂的类型不影响缺陷密度【２”。

Ｓａｉｔｏ发现埋层接触掩膜层的出现大大增加了针孔缺陷密度【２”。

一般将氧化物针孔缺陷建模为氧化物丢失的点。

如图２．９所示，如果这些点与两个导电体重叠区域相交，则这两个导体被短路，形成短路故障：否则．不会形成故障。

圈２．９氧化层针孔缺陷
２．３．４结泄漏缺陷
Ｊａｓｔｒｚｏｂｓｋｉ指出当扩散区域的结处出现晶体缺陷或杂质时，器件上就会产生结泄漏缺陷［２９】。

在这些点上，强场引起大的电流泄漏。

由于扩散区有一个‘‘侧墙”（Ｓｉｄｅｗａｔｂ．因此，结泄漏缺陷是扩散区周长和面积的函数。

Ｓｔａｐｐｅｒｌ２．１０］等人指出结泄漏缺陷在ＤＲＡＭ中。

是引起成品率下降的主要原因。

§２．４缺陷模型的处理假设
对于一条成熟的、可控性良好的工艺线，全局缺陷可减少到极小…”。

而局部点缺陷是随机的，要控制它是相当困难的，而且由点缺陷损失的成品率比全局缺陷损失的成品率要高。

因此．为后面分析方便，本文对在本章建立的缺陷模型做以下假设：
（１）由于光刻工艺中由杂质和灰尘等粒子所引起的局部缺陷导致的成品率损失占整个成品率损失的６０％以上，因此本文只考虑在光刻过程中由杂质和灰
第二章［艺缺陷模型９
尘粒子等所引起的局域缺陷对成品率影响：
（２）本文只考虑冗余物、丢失物缺陷，这两种缺陷是影响ＩＣ功能成品率的主要因素：
（３）假设缺陷是可分辨的，即没有两个缺陷产生在同一个位置上。

我们认为出现在同一位置上的两个缺陷产生的效应与出现在同一位置上的单个缺陷产生的效应是一致的，从而可以作为单个缺陷来处理。

§２．５本章小结
缺陷几何模型、故障机理是功能成品率的研究基础。

本章简要论述了轮廓模型的研究，主要讨论了ＩＣ制造过程中由于工艺扰动引起的可能威胁电路拓扑结构的局部缺陷，分别论述了丢失物缺陷、冗余物缺陷、氧化层针孔缺陷以及ｐ疗结泄漏缺陷的故障情形和相应的几何模型。

１０集成电路功能成品率模型及参数提取方法的研究
第三章功能成品率模型
§３．１均匀分布点缺陷的功能成品率模型
由概率论和数理统计的概念可知，当＂个缺陷随机分布在Ｎ个芯片上，给定芯片上出现ｋ个缺陷的概率可由二项式分布函数给出，如式（３．１）所示。

删２志嘉”扩＠１，
式中ＪＤ＠）表示某芯片上出现ｋ个缺陷的概率，ｋ）ｈｉｅ整数。

令九＝ｎ］Ｎ（五表示每个芯片上的平均缺陷数），当打和Ｎ都充分大时，且＾有限时，该二项分布可用Ｐｏｉｓｓｏｎ分布表示，即：
ｍｍ“鲁（３２）
其中＾为芯片的平均缺陷数，假定芯片上不含缺陷的概率，由均匀分布点缺陷决定的功能成品率可以表示为：
Ｙ＝ｌｉｍＰ限１
々Ⅲ、７
＝ｅ—ｉ就是功能成品率ｙ，则
（３３）
为了区别特定的缺陷类型，由第ｉ种缺陷确定的功能成品率玎为：
Ｚ＝Ｐ－‘
（３．４）若存在订种缺陷且，？种缺陷的相互作用不考虑，则总的功能成品率为：
昂＝兀ｅ＿
一￡＾
＝已ｏ
§３．２非均匀分布缺陷的功能成品率模型
（３．５）
大量试验发现，由Ｐｏｉｓｓｏｎ分布所预测的成品率往往比实际的成品率低，其原因是Ｐｏｉｓｓｏｎ成品率模型的前提是缺陷在硅片上服从均匀随机分布，而实际的缺陷在一般情况下在硅片并非均匀随机分布，因此需要对缺陷非均匀分布的情况进行分析和研究。

因此，Ｍｕｒｐｈｙ假设缺陷密度Ｄ在芯片内为常数（即缺陷在芯片内是均匀分布），而在芯片之间Ｄ是变化的，且Ｄ的概率密度函数为ｆ（Ｄ），则基于Ｐｏｉｓｓｏｎ统计模型得到的复合ＩＣ功能成品率为：
第三章功能成品率模型Ｉｌ
一．＝６”ｅｘｐ（一Ｄ·爿）‘ｆ（Ｄ）ｄＤ（３．６）式中Ａ为芯片的面积．而几Ｄ）满足Ｊ／Ｃ（Ｄ）ｄＤ＝１。

早期的成品率模型研究是建立在，（Ｄ）的简单分布上…１，（Ｄ）采用不同的分布，则可以得到不同的成品率模型。

Ｍｕｒｐｈｙ给定／（Ｄ）分别为占．函数分布石、三角分布正和矩形分布五，如图３．１ａ分别给出了』、正、五及实际密度分布曲线。

把／ｉ、正和正分别代入（３．６）式，得到不同的功能成品率计算公式，即
匕＝ｅ川。

当Ｊ（Ｏ）为占．函数分布（３．７１
州箐）２
ｐ（箐）当贝Ｄ）为三角分布
当月Ｄ）为矩形分布（３．８）（３．９）
图３．１ｂ分别给出了石、五和石对应的成品率曲线。

从图中可以看出．用三角分布表征实际成品率精度较高，这是因为三角分布的／倒与实际的缺陷密度函数最为接近ｆ见图３．１ａ）。

后来，人们对Ｍｕｒｐｈｙ模型作了进一步的修改【３－２］－／３引。

最富有成效的是ＩＢＭ公司的ｓ诅ｐｐｅｒ提出的负二项式分布模型【３５１。

数
１．Ｏ
０．１
０．０１Ｌ
Ｏ．１
际成品率１．Ｏ
ａ．缺陷概率密度函数ｂ．成品率曲线
圈３．１不同的月功所对应的成品率模型
§３．３负二项式分布成品率模型
经过大量的实验后，Ｓｔａｐｐｅｒ发现缺陷具有如图３．２所示的成团效应。

研究表明，芯片之间缺陷密度Ｄ服从ｒ分布。

旦——————一叁盛皇堕望堂堕曼圭堡型墨窆墼堡墼立鎏塑里窒
⑤＠⑧
⑥ｏ⑧
图３２缺陷成团示意图
每个芯片上的缺陷数五－－－－ＡＤ也成一个随机变量。

因为ＤＪＩ匣ＪＡｒ分布，Ａ是常量，根据概率理论易得丑也服从ｒ分布，设随机变量丑的概率密度函数为
朋，＝嵩
其中口和卢为参数。

＾的均值和方差分别为：
Ｅ（＾）＝筇
ＤＱ）＝筇２
（３．１０）式中函数厂ｆ们为：
ｒ（ａ）＝Ｉｘ”１ｅ。

出
根据（３２）式及旯服从ｒ分布，则芯片上有ｋ个缺陷的概率为：
只（拈胪尸争（兄）妣
一
ｒ（ａ＋七）矿
ｋ！ｒ＠）（１＋口）“。

若令万＝Ｅ（丑）＝妒，则卢＝万／口。

由此，（３．１３）式可以改写为
哪叫＝蒜辫
其均值和方差分别为
Ｅ（Ｘ）＝Ｅ（五）＝丑
（３１０）
（３１ｌａ）（３Ｉｌｂ）
（３１２）（３１３）（３１４）ｒ３．１５ａ）
第三章功能成品率模型
Ｄ（Ｊ）＝Ｅ（Ｘ）＋Ｄ（２）＝丑（１＋五／ａ）由（３１４）可得负二项式分布成品率表达式
咋２７缘Ｐｒ（Ｘ２七）
：，砌坠±丛兰型：：
ｋ－－－，０ｋｒｒ（ａ）０＋＾／口、４＋‘＝（１＋勺１
（３１５ｂ）
（３１６）
其中，ｙＦ是功能成品率，万是芯片上的平均缺陷数，ａ反映了成团效应的强弱，称为成团因子。

若考虑ｎ步工艺过程或ｎ种缺陷类型，则总的功能成品率为：
Ｋ＝兀（１＋土）一‘（３．１７）
『ａ２
实验证明该负二项式分布模型与实际符合得较好，因此该模型获得了广泛的应用【３６ｌ【３”。

然而，将它用于预报大面积芯片的成品率，特别是用于大面积的ＶＬＳＩ和ＷＳＩ电路时，精度比较低。

其主要原因是该模型假定缺陷在芯片内是均匀分布的。

这在芯片面积较小时是合理的。

但是当芯片面积较大时，缺陷也会在芯片内产生成团效应。

这时该假定也就不太合理，导致了最后成品率预报精度的下降。

§３．４关键面积功能成品率模型
如前第二章所述，并非所有的缺陷都造成电路故障，这与缺陷的大小（粒径）和所处的位置有关。

为此，引入了缺陷粒径分布和关键面积的概念。

缺陷粒径分布概念
缺陷的粒径分布刻画了圆形缺陷的粒径是如何变化的。

缺陷的粒径分布已作了深入的研究１３４】【３９。

起初，人们假设缺陷的粒径为一常数。

后来，实验发现小粒径的缺陷要比大粒径的缺陷多，且当缺陷的粒径大于某一值后，缺陷密度趋于０。

借助于光学显微镜，Ｓｔａｐｐｅｒ提出了缺陷粒径的ｌｌ／Ｔ模型，即在缺陷粒径较小时，缺陷出现频率随粒径的增大呈线性上升关系，并在某一粒径时缺陷出现的频率达到虽大值，在粒径迸一步增大时缺陷出现频率随粒径呈１，Ｆ关系下降。

该模型所给出的缺陷粒径分布的归一化分布函数√职）为：
【蕊２（ｎ－１）Ｒ０＜Ｒ
，（月）２｛‘２；（ｎ三－。

１Ｒ）：ｏ。

－１一Ｒ。

≤－＜尺Ｒ≤十Ｒ。

ｏ－４ｔ）Ｒｌｍ””
（３１８）
旦————一塞堕皇堕堡堂壁曼皇塑型墨叁墼堡墼互些塑婴壅
式中的风为频率峰值所对应的缺陷粒径。

Ｆｅｒｒｉｓ－－Ｐｒａｂｈｕ１３．１０】则给出了更一般的缺陷粒径分布表达式：
式中
，（Ｒ）＝
Ｃ＝紧０－＜Ｒ＜Ｒｏ，删
等Ｒｏ＜月≤‰，ｐ＞。

０
Ｒ≥Ｒ“
（３．１９）
—ｊ芷地车０一ｐ≠１
∽川－ａ＋１（ｑ＋１）（％广１”（３２０）——坐；·ｐ：１……７１＋（ｑ＋１）１１１（Ｒ嘱）”
尺村为缺陷粒径的最大值，一般假设凡ｆ远大于最小线宽，但要比芯片尺寸要小。

显然，当ｑ＝１，ＲＭ＝ｏｏ时，式（３．１９）与式（３．１８）是相同的，因此式（３．１９）更具一般性。

缺陷的粒径分布如图３．３所示。

Ｏ
图３３缺陷粒径分布图
关键面积概念
Ａ。

（固是一区域的面积，当半径为Ｒ的圆形缺陷的中心位于该区域时，该缺陷就会引起电路故障，即一“固为粒径为Ｒ的缺陷在芯片上的关键面积。

关键面积的提出隐含了一个重要的概念：制造过程中当一个粒径为Ｒ的缺陷出现在芯片上时，该缺陷并不一定导致电路产生故障，能否导致故障取决于其位置是否在构成关键面积的特殊区域中。

关键面积决定缺陷是否导致故障的情形如图３．４所示。

第三章功能成品率模型
ａ．缺陷落在关键区域中形成故障ｂ．缺陷不在关键区域中不导致故障
图３．４导致电路故障的关键区域示意图
所以，应对负二项式分布模型进行修正。

形式不变，但＾的含义变了，用来表示某一类制造缺陷在芯片上的引起的平均故障数。

五＝Ａ。

·Ｄ。

，Ａ。

是该类缺陷的平均关键面积，Ａ。

＝ｆ彳。

（Ｒ）ｆ（Ｒ）ａｅ，Ｄｏ是该类缺陷的平均缺陷密度。

Ｌ
Ｒ
Ｓｔ２（２ｓ＋ｗ）／２
图３．５规则版图的关键面积示意图
集成电路功能成品率模型及参数提取方法的研究
因此，关键面积功能成品率公式为：
昂＝（１＋一。

＋Ｄ。

ｌａ）１（３２１）式中』ｃ可以表示为：Ａ。

＝ｒＡ。

（Ｒ）ｆ（Ｒ）ｄＲ（３２２）
其中Ａ。

口秒是粒径为Ｒ的缺陷在芯片上的关键面积，刀矽是该类缺陷的粒径分布。

Ａ。

（Ｒ）的求解
对规则版图（如一些测试结构），可以直接用解析法ｆ３１‘Ｉ求解以（尺）。

如图３５，版图是线宽为ｗ，间距为ｓ，长为工的订根金属条组成。

Ａｃ（Ｒ）＝—二二－一＋（２Ｒ—ｓ、ｓ／２≤Ｒ≤（２ｓ＋ｗ）／２
”＂
＞＋Ⅵ，、／２
７１
２
３
）
Ａ
Ｒ（２ｓ２ｔ，Ｊ．ｚ－，
≥＋ｗ、
０其他
式中，』＝（”一１）４（ｗ＋￥＋￡。

对不规则的版图（绝大多数版图都是不规则的），可以用ＭｏｎｔｅＣａｒｌｏ方法１３１２求得。

得到的曲线与上面求得的类似，只是Ｋ、Ｍ两点间为非线性曲线。

§３．５Ｓｉｍｐｌｅ模型和Ｅｘｔｅｎｄｅｄ模型
引入关键面积函数之后，模型的精度有了很大的提高。

但是该函数是根据具体的版图信息提取得到的，又由于芯片的集成度很高，版图的信息量很大，关键面积函数提取的复杂度大。

为此Ｗ．Ｍａｌｙ和Ｈ．Ｔ．Ｈｅｉｎｅｋｅｎ提出了一种比较简单但精度较高的Ｓｉｍｐｌｅ模型１３‘１３１。

为了计算方便，该模型采用了Ｐｏｉｓｓｏｎ模型的形式。

用Ｄ／Ｆｄ替代Ｄｏ，其中Ｄ，ｐ为缺陷的特征参数，Ｄ反映了缺陷密度的大小，Ｐ反映了缺陷粒径分布的变化，只表示器件的最小特征尺寸；用从·Ｄｄ＋厅２替代彳，其中Ｃ０反映了一个“平均”晶体管的大小，数值上等于“平均”晶体管的面积除以，？，＾０表示一个芯片上晶体管的数量。

斥＝ｅｘｐ（一坐掣）
成品率公式为斥＝一二二Ｌ兰ｊ｝二）（３．２４）
ｏ；
集成电路的制造生产进入深亚微米阶段之后，为了提高成品率预报的精度，ＹａｎＷｅｉＦｅｉ，ＥＳｉｍｍ，Ｗ．Ｍａｌｙ等人在Ｓｉｍｐｌｅ模型的基础上提出了Ｅｘｔｅｎｄｅｄ模型【３“１，公式如下：
昂＝ｅｘｐ（－Ｐ＋以＋研＋Ｆ＋Ｅ）（３２５）式中，Ⅳｆ，，Ｄｄ，凡的含义和Ｓｉｍｐｌｅ模型的一样，Ｐ为校正系数，ｒ，ｎ，｜ｊ｝为指数因子，ｋ是金属层的数量。

第三章功能成品率模型
§３．６模型好坏的评判
对模型优劣的评判一般根据所用模型得到的预报成品率的准确程度来评价的，预报成品率越准，所使用的模型也就越好。

预测成品率的准确度一般是由均方误差法来判断，求出预报成品率和测试成品率之间的平均平方误差，误差越小．预报成品率越准。

均方误差法
２６）Ａｖｅｅｒｒｏｒ（Ｙｐ，■）＝（．ｔ。

一匕，”“（
ｙ
３
．
式中疗表示成品率的个数，％表示预报成品率，％表示测试成品率。

Ａｖｅｅｒｒｏｒ值越小表示预报的成品率越准，所用的模型就较好。

有时候，虽然平均平方误差的值比较大，但是匕和ｙ卅之间存在更强的线性关系，将匕进行线性映射后就会得到更好的新的预测值，这时如果还用均方误差法，就会产生错误的判断。

表３１预报值的比较
％０．３６４０５９８０．７６ｌ０８９７０．９６ｌ
Ｙｐｌ０．３５５５０．５３７４０．６８０３０．７８４８０．８４７９
ＹＤ２０．４０１６０．５９４４０．７６４４０．９６０８０．９７９７
ＹＤｌ４Ｏ３６８９０．５９０００７６３８０．８９０９０９６７５
ＹＤ２’０．３５６００５７３６０７４２００．９３０４０．９４８７
Ａｖｅｅｒｒｏｒ（Ｙｍ＇ｋ１）００８４４Ａｖｅｅｒｒｏｒ（Ｙｍ’Ｙｐ２）０．０３４３
Ａｖｅｅｒｒｏｒ（Ｙｋ，Ｙ口１’）０００５９ＡｖｅｅｒｒｏｒｆＹ－，Ｙ口２’）０．０２３２
如图３．６，第一组预报数据与测试数据的对应关系由‘０’标出，第二组预报数据与测试数据对应关系由‘＋’标出，可以看出第二组数据与测试数据更接近，第一组数据与测试数据相差较大，用均方误差法显然是第二组数据比第一组好。

但是若将它们分别进行线性拟合，得到新的预报数据，再用均方误差法判断，则第一组数据反而来得好（见表３１）。

原因在于第一组预报数据与测试数据的线性相关性更强，故经过线·陛拟合后反而能得到比第二组更好的数据。

为此，我们提出了相关系数法，通过判断ｋ和‰的线性相关性的强弱，来评价预测数据的好坏，进而确定模型的优劣。

相关系数法耳和ｋ的线性相关性耳匕，Ｙｐ）＝了端（３２７）式中Ｃｏｖ（Ｙｒ，，功表示变量％和ｈ之间的协方差，Ｄ（ｎ表示变量ｙ的方差。