基于87C51FB单片机的跳频控制器设计

４ ５
维普资讯
ＯＵ ＴＬＯ Ｏ Ｋ
◇ 跳 频 控制 器 发送 通 路 工作 原 理
送 到 ＲＡＩ或 ＤＭ。 接 收 方 式 时 ，ＦＣ的 工 作 方
８３ Ｈｚ 当数 字化 的发 送信 号加 到 Ｆ Ｃ的 串入并 出寄 式 和 发送 方 式 时相 反 ，即 ，数 据 以 １ ． ｋ 速 率 注 入 控 制 器 ，而 以 １ Ｈ 速 率 从 控 制 器 读 ６ｋ ｚ 存 器后 ，Ｆ 会 把 发送 数据 组织 为 ｌ Ｉ Ｃ ６ｈ 一组 。当 ｆ
◆ 跳频 密钥量 ： ２ ４ ＞６ ；
－
荡器来作为 Ｒ Ｃ频率基准。 Ｔ
◇ＦＧ Ｐ Ａ在 硬 件设 计 中 的应 用 由于 Ｆ Ｇ Ｐ Ａ器 件 具 有 工 作 速 度快 、集 成 度
◆ 语 音 数 据 速 率 ：１ ｂｓ ６ ｋ ／。
◇ 硬 件 系统 的设 计
在本 设计 中 ， Ｃ Ｆ 图 １ 示 是 一 个 调 频 系统 的硬 件 电路 组 成 高 和现场 可 编程 的优点 ，因此 ， 所 Ｏ Ｉ模 Ｙ Ｄ模 块 和 Ｐ Ｇ Ｒ 框 图 。它 由五个 主要模 块 组成 ，其 中微处 理器 模 模块 、Ｃ Ｒ模 块 、ＢＳ 块 、Ｓ Ｔ
Ｃ输 出端 的 串序数 据 加 到 Ｄ 后 ， Ｍ 二个数据字节准备好时 ， ｃ Ｃ Ｕ发信号， Ｐ 出 。出 现 在 Ｆ Ｆ对 Ｐ ＣＵ 。 读 取 两个 字节 ，并 把 它们 存 入作 为 ＦＦ ＩＯ寄 存器 ＤＭ 将 把 数 据 变 换 成 模 拟 信 号 ，并 送 到 ＲＡＩ 的 Ｒ Ｍ部分 。ＦＦ Ａ ＩＯ控制 器 的工作 起点 与跳 频周 软件系统 的设计 期 （ 信 号 ＨＯ 用 Ｐ表 示） 的起 点 同步 。 软 件设 计 既要 综 合 系统 的 功 能 、功耗 要 求 Ｆ Ｃ中包 括 一个 ８ ｉ并入 串 出寄 存 器 。向收 及 硬件 电路 ，又 考虑 了软 件 的易 维护 性 ，因此 ， ｂｔ 发 信 机 模 块 发 送 的数 据 从 该 寄 存 器取 出 。 在发 本 设 计 采 用模 块 化 结 构 。整 个 软件 设 计 由主 程 送 同步序 列 和频率 变换 期 问 ，从 Ｆ Ｃ的 串入 并 出 序 模块 （ Ａ Ｎ 、公 用程 序模 块（Ｏ ） 送程 序 Ｍ Ｉ） Ｃ Ｍ 、发 寄 存 器来 的数 据积 累在 作 为 ＦＦ ＩＯ的 Ｒ Ｍ 中 。 Ａ 模 块 （Ｒ 、搜索 程 序模 块 （Ｒ 和接 收 程 序 模块 Ｔ ） ｓ ） 以信号 Ｆ Ｕ — Ｔ Ｐ Ｅ （ 率 为 １． Ｈ ） Ｏ Ｔ Ｓ Ｏ Ｐ Ｄ频 ３ ｚ ８ ｋ 为 （Ｃ等 组成 。下 面 简要介 绍 Ｒ Ｒ） Ｃ模 块 中有关 中断 时 钟 可 将 Ｆ 的并 入 串 出 寄存 器 的 数 据 字 节 移 服 务程 序 的设 计 。 Ｃ
为 ９ ％； ５ ◆ 跳频 图案 ：复杂非线 性 ； ◆ 跳 频序 列 周 期 ： １ １ ｂｔ ＞ ０ １ ｉ；
当电 源 由跳 频 控 制 器 关 断 时 ，这 块 微 电子 电路 保 持 Ｔ Ｄ的跟 踪 。跟 控 器 电源 断 开时 ，一 Ｏ 块锂 电 池给 Ｒ Ｃ馈 电 ，可 用一 个 ３ ． ８ｋ ｚ Ｔ ２７ Ｈ 振 ６
标如下 ：
比较收到的和 Ｃ Ｕ所提供的数据序列（ Ｐ 相关
码） ，并在 一 致 （ ） 作 出指 示 。 相关 时 （） ２ 同步 检测 器 和 Ｔ Ｄ Ｔｍｅ ｆ ａ） 器 Ｏ （ｉ ｙ解码 ｏＤ
（Ｙ Ｄ 。 Ｓ Ｔ ）
◆ 跳 频 速 率 ：２ ３跳 ／ ； ０ ｓ ◆ 跳 频带 宽 ：可 在 ３ ８ ．７ ｚ 围 ０～ ７９ ５ＭＨ 范
・
频通信一般具有抗干扰 、 抗截获等能力 ， 并能做
到频谱 资源 共享 ， 以 ， 当前 现代 化 的 电子 战 所 在
ቤተ መጻሕፍቲ ባይዱ
・
．
中， 跳频通信 已显示出巨大的优越性 ， 它是战术 无线 电通信抗干扰措施的具体体现。另外 ， 跳频
通 信也 正 以其抗 衰落 、 多径 、 网间干 扰 和可 抗 抗
选 定通 路 。 Ｂ Ｃ 模 块 含有 射 频音 频接 口（Ａ ） ＢＣ Ｒ Ｉ、 的核心部件 ， 可实现跳频图案的产生 、同步 、自 增 量 调 制器 （ Ｍ） 人 先 出（ＩＯ 控 制 器（Ｃ 、 Ｄ 、先 ＦＦ ） Ｆ） 适 应 控 制等 功 能 。本 文 主要 介 绍 超 短 波 跳频 通 Ｂｔ ｉ同步器（Ｉ） Ｂ Ｓ 、伪随机码发生器（Ｒ ） Ｐ Ｇ 等微 电 信 系统 中跳 频 控 制器 设 计 与实 现 方法 。 子 模块 。其 中 Ｂｔ ｉ同步 器 （Ｉ） 来 同步跳 频 控制 ＢＳ 用 跣频控制器设计 器的内部数据时钟 与数据接收 ，而伪随机码发 ◇ 跳 频 主要 技 术参 数 要 求 生器 （Ｒ ） Ｐ Ｇ 则在 Ｃ Ｕ模 块 控 制 上 用来 产 生 确 定 Ｐ 系统 的跳 频 技 术性 能 要 求 主 要 是 ：跳频 带 跳 频 图案 的码 。 接 收模 块 （ ｃ 可搜 索 接 收 数 据 以得 到 同步 Ｒ ） 宽要 宽 ，跳 频 的频 率 数 目要 多 ，跳 频 的 速率 要 快 ， 频码 的 周期要 长 ， 跳 跳频 系统 的 同步 时间要 数 据 ，它包 含 下 列微 电子 模块 ： （） 关 器 １相 短，等等。本所设计的跳频控制器的主要性能指
跳 ，也 可 分段 跳 ；
◆ 跳 频 频 率 数 ：２ ６个 ； ５
’ ◆ 组 网 能 力 ：能 组 １ ８个 网 ； ２
主 要 用 于译 码 同步 数 据 并提 供 指 示 以得 到 同步 的定 时 信号 ， 同时译 码 Ｔ Ｄ数 据 将译 出数 Ｏ
Ｕ模 块 ，一 般 情况 下 ，Ｓ Ｔ 由 ＣＰ ＹＤ Ｕ模 ◆ 同 步 ：首 次 同步 时 间 ０５ ｓ ． ，延 迟 入 网 据 送 ＣＰ 块 控制 。 ０ 同步 时 间为 ６ｓ ； （） ３ 实时 时钟 （Ｔ ） Ｒ Ｃ ◆ 同步 可靠 ：误 码 率 １ 时 ， 同步 概 率 ０
维普资讯
Ｏ Ｕ ＴＬＯ Ｏ Ｋ
基 于 ８ Ｃ５ ７ Ｂ单 片 机 频控制 器设 计 １ Ｆ 的跳
跳 频 主 要 指 “ 频 、选 码 和 频 移 键 控 ” 多 ，
即用伪码序列构成跳频指令来控制频率合成器 ，
并 在 多 个频 率 中进 行 选择 的移 频 键 控 技 术 。 跳
圈１ 跣 频控制 器硬 件组 成
．
８Ｃ １ Ｂ 片 机及 外 围电 路组 成 。 ７ ５Ｆ 单
系统 中的基带模块（ Ｂ Ｃ￣用 于给收发信 Ｂ Ｃ ）Ｉ ｜ 机模块和音频单元之 间进 出的发送和接 收信号
提高频谱利用率等诸多特点而广泛应用到民用 通信 中。实际上 ， 跳频控制器是跳频通信系统中
ＩＩ Ｘ Ｐ Ａ芯片设计实现。 块（Ｐ ） Ｃ Ｕ是跳频控制器的核心 ，该 Ｃ Ｕ产生的信 模块等均由 ＸＬＮ 公 司的Ｆ Ｇ Ｐ 号 用 于 控 制 整 个跳 频 控 制 器 的 工作 。 它 由 跳频控制器的工作原理
．
Ｃ ｉ Ｅ Ｄｎｔ ２ ０ ． ｈ ａ Ｃ ． ０ ６１电 手元 器 件 主 用 ｎ ｅ