第2章 组合逻辑电路1
组合逻辑电路
输出Y.～Y.为低电平0有效。代码1010～1111
没有使用，称为伪码。由上表可知，当输入伪
码1010～1111时，输出Y9～Y0都为高电平1， 不会出现低电平0。因此译码器不会产生错误译
码。
图13.7 二-十进制译码器逻辑图
1.3 译 码 器
10
1.3 译 码 器
11
1.3.3 BCD-7段显示译码器
二进制码器是用于把二进制 代码转换成相应输出信号的译码 器。常见的有2线-4线译码器、 3线-8线译码器和4线-16线译码 器等。如图13.5所示为集成3线 -8线译码器74LS138的逻辑图 。
图13.5 3线-8线译码器逻辑图
1.3 译 码 器
9
1.3.2 二-十进制译码器
将4位BCD码的10组代码翻译成0～9这10个
图1.11 数据选择器
1. 4选1数据选择器
图1.12所示为4选1数据选择器的逻辑图 ，A1、A0是地址端。D0～D3是4个数据端 ，ST是低电平有效的使能端，具有两个互 补输出端Y和Y。对于不同的二进制地址输 入，可按地址选择D0～D3中一个数据输出 。其功能如表13.8所示。
图1.12 4选1数据选择器逻辑图
1
1.1 组合逻辑电路的分析与设计
2
1.1.1 组合逻辑电路的分析方法
组合逻辑电路的分析是根据给定的逻辑电路图，弄清楚它的逻辑功 能，求出描述电路输出与输入之间的逻辑关系的表达式，列出真值表 。一般方法如下所述。
1）根据给定的逻辑电路的逻辑图，从输入端向输出端逐级写出各 个门对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入的 逻辑函数表达式。
2）利用逻辑代数运算法则化简逻辑函数表达式。 3）根据化简后的逻辑函数表达式，列出真值表，使逻辑功能更加 清晰。 4）根据化简后的逻辑函数表达式或真值表，分析逻辑功能。 下面通过一个例子说明组合逻辑电路的分析方法。
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
第2章组合逻辑电路优秀课件
外加反偏电压时，反向电流很小，PN结呈现很大 的反向电阻。
3. 二极管等效电路
图 二极管伏安特性的几种等效电路
导通电压VON 硅管取0.7V 锗管取0.2V
结论： 1. 只有当外加正向电压（P极电压大于N极电压）大于
VON时，二极管才导通。 2. 二极管导通后具有电压箝位作用。
3V 0V 0.7V 1
0
0
3V 3V 3.7V 1
1
1
所以：
YA B
2. 二极管的或门 2.1 电路组成
2.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=-0.7V
2）当uA=0V，uB=3V，D1截止，D2导通 所以: uO=2.3V
3）当uA=3V，uB=0V，D1导通，D2截止 所以: uO=2.3V
5. 半导体二极管的开关特性
VCC=5V 当vI为高电平（取VCC）时， VD截止，vO为高电平。 当vI为低电平（取0V）时， VD导通，vO=0.7V，为低电平。
二、 分立元件逻辑门电路 1. 二极管的与门 1.1 电路组成
1.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=0.7V
一、 半导体二极管的开关特性
1. 二极管的符号
正极-P极
负极-N极
2. 二极管的伏安特性
I/mA
反向特性 600
400
200 –100 –50
0 0.4 0.7
– 0.1
反向击穿
特性
– 0.2
正向特性
V/V
死区电压
二极管/硅管的伏安特性
2. 二极管的伏安特性-二极管的单向导电性
《组合逻辑电路》课件
常见的逻辑门
与门
与门只有当所有输入 信号均为高电平时或门只要有一个输入 信号为高电平，输出 信号就为高电平。
非门
非门将输入信号取反， 输出信号与输入信号 相反。
异或门
异或门只有当输入信 号中有且仅有一个信 号为高电平时，输出 信号才为高电平。
组合逻辑电路的设计示例
4位全加器
4位全加器能够对两个4位二进制数进行相加， 并输出相应的和与进位。
8位选择器
8位选择器根据控制信号选择对应的输入信号输 出。
4位比较器
4位比较器用于比较两个4位二进制数的大小， 并输出相应的比较结果。
7段数码管译码器
7段数码管译码器将二进制输入信号转换为7段 数码管上的显示。
总结
组合逻辑电路是电路设计中的重要组成部分，它通过逻辑门等实现输入输出 的转换和处理。分析问题、求最简式、选择逻辑门是组合逻辑电路设计的核 心方法。
组合逻辑电路的基本元件
逻辑门
逻辑门是组合逻辑电路中的基本构建块，如与门、 或门、非门、异或门等。
多路选择器
多路选择器可以根据输入信号的值，选择特定的 输出信号。
解码器
解码器将输入信号转换为对应的输出线路。
编码器
编码器将多个输入信号编码为较少的输出信号。
组合逻辑电路的设计方法
1. 理解问题并确定输入输出要求。 2. 将输入输出转化为逻辑函数。 3. 求出逻辑函数的最简式。 4. 根据最简式选择逻辑门和组成电路。
《组合逻辑电路》PPT课 件
欢迎来到《组合逻辑电路》的PPT课件。想要深入了解什么是组合逻辑电路 以及它的基本元件和设计方法吗？让我们一起开始探索吧！
什么是组合逻辑电路？
组合逻辑电路是由输入端口和输出端口组成的电路，它们用于将输入端口上的信号转换为输出端口的状态。与 存储器不同，组合逻辑电路只考虑当前输入产生的输出。
数字电路实验报告-组合逻辑电路(1)—仪器的使用及竞争与险象的观测
数字逻辑电路实验实验报告学号：班级：姓名：实验1 组合逻辑电路（1）——仪器的使用和竞争险象的观测一实验内容1.1示波器测量探头补偿信号1.2示波器测量信号源输出的正弦波信号1.3示波器测量信号源输出的方波信号1.4测量示波器的带宽1.57400功能测试1.6竞争与险象的观测二实验原理2.1示波器的基本使用示波器是一种可显示电信号波形的测量工具，可按照显示信号的方式分为数字示波器和模拟示波器两类。
常用的数字示波器通过对模拟信号进行AD转换、采样、存储进而显示波形。
实验中使用的示波器为GDS2202E，有两个输入通道，带宽200MHz，其面板各分区的主要功能如下：1.垂直控制区：包含两通道的开关按钮、幅值量程调节旋钮、参考电平调节旋钮等，可调节两通道的垂直尺度和波形零点高度。
2.水平控制区：主要含时基调节旋钮和触发发位置调节旋钮，可以调节波形显示的时间尺度和触发点的水平位置。
3.触发控制区：可以配合菜单键调节触发电平、触发方式、触发边沿等，可选择自动或正常触发模式，或选择上升、下降或双边沿触发，可实现单次触发功能。
4.菜单区：可设置示波器耦合方式（交、直流和地）、带宽、幅值倍率等参数。
另外，示波器还提供了光标测量、信号参数测量等其他功能。
示波器探头有分压功能，可实现对输入信号的10:1幅值变换，借以实现更大的量程。
使用示波器观测稳定信号时，可使用Autoset键使波形稳定，或自行调节幅值、时基、触发等参数使波形稳定。
观察信号暂态时，则可使用单次触发模式，调节合适的触发参数以实现信号捕捉。
2.2信号源的基本使用信号发生器可用于以一定参数生成波形。
实验中使用的信号发生器为SDG2402X，可生成正弦波、方波、噪声波等常见波形和各种调制波形，有两个输出通道。
使用时，按下Waveforms键选择波形，之后可使用触摸屏幕、数字键、旋钮等配合方向键设置各种波形参数，之后按下对应通道的输出键即可使能输出。
2.3实验中粗略测量示波器带宽的原理分析一切实际系统均有上限截止频率，示波器也不例外。
第2章逻辑函数与门网络(1)
2.1.2基本定律
2.1.3基本规则
•置换规则 •在任何一个包含变量A的逻辑等式中，如果将所有出现 A的位置都代之以一个逻辑函数，则等式仍然成立。 •Notice： • 常量不能被代入； • 用反变量代替原变量也符合代入规则。
•对偶规则 •反演规则（求反规则、求补规则）
2.1.4 常用公式
平均延迟时间tpd
CMOS 10~20ns
TTL 3~10ns
ECL 0.1~3ns
4 抗干扰能力
干扰容限VN VNL VNH
Vo
VoHmax VoH
VoHmin
VoLmax
VL VoLmin
VI
VIHmax VIH VIHmin VILmax
5 负载能力
拉电流负载 灌电流负载
2.2 逻辑函数及其描述方法
1）真值表 2）逻辑表达式 3）逻辑图 4）卡若图 5）标准表达式 举例说明
举重示意图 说明：
三名裁判A,B,C ;其中A为主裁判。
同意为1；否定为0；
Y 为裁判结果：y=1 ok；y=0 no
B
规则：必须有两个裁判同意，并
A 且需有主裁判同意，举重成功！
软件包（Package）:指明所用变量库 实体( Entity )：端口定义 结构(Architecture)：描述电路的功能
描述方法
结构级语言 直接写出总的输出方程 行为级描述方法
结构级语言
A
=1
G1
B
G1 <= A XOR B After 8 ns
其中 <= 为赋值符号 After 表明延时
1
卡若图化简
《组合逻辑电路一》PPT课件
A1 B1 X X X X
A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1
A0 B0 X X X X X X
A0>B0 A0<B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0
1
1
01
精选ppt
5
加法器(Adder)
(2)全加器
两个1位二进制数A、B相加时，考虑到相邻 低位的进位Ci的加法器称为全加器（Full Adder, FA）。
S
Co
Ci
AB
精选ppt
6
加法器(Adder)
A B C0i 0 01 11 10
0
1
1
11
1
S
B Ci A 00 01 11 10
0
1
A=A7A6A5A4A3A2A1A0、B=B7B6B5B4B3B2B1B0
FA>B FA=B FA<B
F> F= F< I>
74LS85 I= I<
A3A2A1A0 B3B2B1B0
F> F= F< I> 0
74LS85 I= 1 I< 0
A3A2A1A0 B3B2B1B0
A7A6A5A4 B7B6B5B4
A3 A2 A1 A0 B3 B2 B1 B0
精选ppt
10
加法器74LS283
例1：用74LS283实现8421BCD码转换成E3码。
解：通过对8421BCD码和E3码的比较发现：
组合逻辑电路
组合逻辑电路组合逻辑电路是电子电路中最为基础的一种电路类型，其输入变量与输出变量之间的关系完全由它们之间的逻辑关系所决定。
组合逻辑电路可以简单描述为：“输入端口的电信号经过一个逻辑门，输出变量就随之产生并由输出端口发送出去”，组合逻辑电路中不包括概念上的时钟或记忆单元，实现逻辑功能的电路的输出只涉及当前输入状态。
本文将从组合逻辑电路的概念、组成部分及功能三个方面进行介绍。
一、组合逻辑电路的概念组合逻辑电路，是指由一些逻辑门以及它们之间的互连所组成的电路。
其中，逻辑门代表着一种或多种逻辑函数，其输入与输出可以是单个或多个电平或电位信号。
这些逻辑门能够执行特定的布尔运算，其结果可以反映在其输出端口上，也就是根据输入数据的逻辑关系进行处理和输出。
组合逻辑电路的工作原理是使逻辑门之间的信号通过特定逻辑关系进行耦合，形成逻辑闭环，并根据不同的逻辑输出操作信号产生先进的逻辑功能。
同时，组合逻辑电路具有很强的普适性和可扩展性，能够处理各种逻辑运算，是数字电路设计的基本组成部分。
二、组合逻辑电路的组成部分组合逻辑电路共由逻辑门、施密特触发器、数字比较器等构成，每个组合逻辑电路都是由若干个逻辑门以及它们之间的互连所组成，其中逻辑门的种类有三种。
1、与门（AND-Gate）：两个或多个输入信号都为高电平时，输出信号才为高电平，否则输出为低电平。
2、或门（OR-Gate）：两个或多个输入信号中只要有一个为高电平，则输出信号为高电平，否则输出为低电平。
3、非门（NOT-Gate）：只有一个输入信号，当该输入信号为高电平时，输出信号为低电平；反之，输出为高电平。
通常情况下，组合逻辑电路包括三种类型：多路选择器、编码器和译码器。
其中，多路选择器的功能是在输入端口中有多个数据源的情况下选择其中之一的数据源；编码器的功能是将一个多位码转换为其代表的唯一数字；而译码器是将一个数字转换为其代表的多位码。
组合逻辑电路中用到的施密特触发器常常用于扩大输入信号的幅度，同时也可以用于提高抗干扰能力。
组合逻辑电路
工
程
应
用
对于共阴极数码管，与其配套的显示译码集成电路的输出端Ya~Yg必须是
低电平有效的，对于共阳极数码管，与其配套的显示译码集成电路的输出端 Ya~Yg应为高电平有效的。 装接显示译码器时，若出现数码管没有任何显示的故障，应先检查数码 管的公共端有没有漏接线，消隐控制端的电平设置是否正确；其次应检查数码 管与显示译码集成电路是否配套。 数码管的显示若出现缺段的故障，应先查显示译码集成电路与数码管的 连接是否良好；其次可通过替换数码管以确定器件是否良好；若数码管没问题， 则是译码集成电路有问题，应更换之。
4LSl47集成电路引脚功能图
第三节 译码器
译码的功能是把某种代码“翻译”成一个相应的输出信 号，例如把编码器产生的二进制码复原为原来的十进制数 就是一个典型的应用。
一 、通用 译码 器
通用译码器常用的有二进制译码器、二一十进制译码器。
1 ． 二进制译码器
（ 1 ）类型 将二进制码按其原意翻译成相应的输出信号 的 电 路 ， 称 为 二 进 制 译 码 器 。 2—4 线 译 码 器 ， 即 有 2 条 输 入 线 A 0 、 A 1 ， 有 4 种 输 入 信 息 00 、 01 、 10 、 11 ， 输 出 的 4 条线 Y 0 ～ Y 3 分别代表 0 、 1 、 2 、 3 四个数字。
3位二进制编码器示意图
3 位二进制编码器的逻辑 函数表达式 ：
Y 0= I 1+ I 3+ I 5+ I 7 Y 1= I 2+ I 3+ I 6+ I 7 Y 2= I 4+ I 5+ I 6+ I 7 普 通 编 码 器 在任何 时刻只 能对 0 、 1 、 2 、 … 、 7 中的一 个输入 信 号 进 行 编 号，不 允许同 时输 入两个1。
组合逻辑电路
逻辑笔电路的 分析与应用
• 当没有输入信号的 时候接通电源，R3和R4 进行分压，A点电位很低，被4511默认为低 电平，使得4511为消隐状态。 • 当输入低电平的 时候，4511正常译码。 • 当输入高电平时，4511也会正常译码。
铁通102班二组
• 谢谢同学们的 观看； • 也谢谢老师给我们这个展示自我的 平台
≥1
Y
编码器
• （1）编码器的定义：所谓的编码就是将具 有特定含义的 信息（如数字，文字，符号 等）用二进制代码来表示过程，实现编码 功能的电路称为编码器。 • （2）编码器的 约束条件： • 任何时刻只允许一个输入有效。 • （3）编码器的 分类： • 1.普通编码器； • 2.优先编码器。
译码器
&
Y
上图的分析如右： 上图的分析如右： Y = AB ⋅ A ⋅ AB ⋅ B = AB ⋅ A + AB ⋅ B
= AB ( A + B) = ( A + B)( A + B) = AB + AB
⑵、根据逻辑表达式列真值表如右： A 根据逻辑表达式列真值表如右： ⑶、由真值表分析逻辑功能如下： 由真值表分析逻辑功能如下： 相同时， 当AB相同时，输出为0 异或功能。 相同时 输出为0 异或功能。 相异时， 当AB相异时，输出为1 相异时 输出为1
• •
制作者：二组全体成员 2010年6月
1、列真值表如右图： 、列真值表如右图：
2、填卡诺图化简逻辑函数如下： 填卡诺图化简逻辑函数如下：
Y BC
A 0 1
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
实验3.2 组合逻辑电路设计1
三、实验设备
数字电路实验箱( 74LS00、74LS86、74LS54、 74LS04数字集成芯片、脉冲源 )、数字万用表、示波器 、导线。
四、实验原理
左边一个半圆小缺口，管脚顺 序是从左下脚逆时针数起。输 入一般用A、B、C… …表示,输 出用Y、F表示
ＮＣ(管脚3和11)是空脚,
表示该引出线没有使用。
A B
=1
有“1”出“0” 全“0”出“1” 有“0”出“1” 全“1”出“0” 相同出“0” 不同出“1”
门的控制作用
门电路在使用中常将某一输入端作为控 制端，使该门始终处于“开启”或“关闭” 状态。在集成电路中，经常利用控制端来选 通整个芯片，称为选通端，或称使能端，记 作EN（Enable）。
数字电子技术实验
实验3.2 组合逻辑电路设计1
一、实验目的
1.学习数字电路的集成芯片的使用方法。
2.熟悉组合逻辑电路设计过程。 3.掌握ຫໍສະໝຸດ 门”的控制作用。二、实验任务
1.要求利用一片74LS00芯片（含有4个“与非”门 ）设计实现一个“异或”功能的电路。
2.实现自备电站中发电机启停控制电路设计，电路 功能为：某工厂有三个车间和一个自备电站，站内有两台 发电机X和Y，Y的发电量是X的两倍，如果一个车间开工， 启动X就可满足要求；如果两个车间同时开工，启动Y就可 满足要求；若三个车间同时开工，则X和Y都应启动，试设 计一个用“异或”门（74LS86）控制X 、“与或非”门（ 74LS54）及“非”门（74LS04）芯片控制Y的启停电路。
不可在接通电源的情况下插入或拔出芯片。
TTL集成块输出不允许并联(“线与”)使用,(集电 极开路门(OC门)和三态门电路除外)。否则会使电路 逻辑功能混乱，严重时串联形成大电流会导致器件损 坏。 加入输入波形时，可利用主箱最下面的脉冲源得到 输入波形。但要使该脉冲源工作，必须接入+5V电源打 开。如果脉冲源坏了，可用信号发生器“TTL/CMOS” 电平端口送出脉冲信号。注意仪器共地。
实验二(新版)组合逻辑电路(一)
电子科技大学中山学院学生实验报告系别：机电工程学院专业：自动化课程名称：数字逻辑设计及应用实验成绩：教师签名：批改时间：1.实验目的与要求通过实验，能够掌握加法器和数据选择器的原理和应用。
2.实验设备●硬件：PC机一台数字电路实验教学平台一台●软件：Quartus II 集成开发环境3.实验内容(1) 运用7483实现4位以内二进制加法;(2) 利用比较器(7485)实现4位二进制数的比较。
4.实验预习要求仔细阅读课本第五章的加法器和数码比较器，理解加法器和数码比较器的原理和功能。
5.实验原理(1) 7483是具有先行进位功能的4位进制全加器，7483的逻辑符号如图2.1所示。
实现2个3位二进制数相加，只要将2个加数分别置于A2A1A0和B2B1B0，并将A3、B3和C0置“0”，相加的结果是4位以内的二进制数，在S3S2S1S0上输出，输出结果通过4个LED灯显示。
在实验过程2个加数A2A1A0和B2B1B0，可以通过V CC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。
图2.1 7483 逻辑符号(2) 数码比较器简称比较器，用于比较2个数的大小，并给出“大于”、“小于”和“等于”三种比较结果。
2个多位进制数比较大小的典型方法是从高位开始，逐位比较，若高位不同，则结果立现，不必再对低位进行比较；若高位相等，则比较结果由低位的比较位的比较结果决定。
如图2.2所示为采用并行比较结构的4位二进制数比较器7485的逻辑符号，其功能表如表2.1所示。
参加比较的2个4位二进数A2A1A0和B2B1B0可以通过VCC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。
结果可以通过接在ALBO、AEBO、AGBO 的LED灯亮暗状态反映出来。
图2.2 7485 逻辑符号表2.1 7485 功能表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
袁敏
2选1数据选择器
I0 S I1 MUX G0 1 0 1 Y
& ≥1 Y
S I0 I1
Y S I 0 SI1
与关联
2014-7-26
数字逻辑基础
20
三亚学院电子信息工程教研室
袁敏
8选1数据选择器
En S0 S1 S2 I0 I1 I2 I3 I4 I5 I6 I7 1 Y Y En S0 S1 S2 I0 I1 I2 I3 I4 I5 I6 I7 EN 0 2 0 1 2 3 4 5 6 7 1 1 1 1 1 1 1 & ≥1 MUX
2014-7-26
数字逻辑基础
18
三亚学院电子信息工程教研室
袁敏
数据选择器
从多个输入逻辑信号中选出一个逻辑信号送到输出端
的器件，也称为多路器。 一个数据选择器连接m个输入，由n个选择变量决定这m 个输入中的哪一个被送到输出端。这里m = 2n。
2014-7-26
数字逻辑基础
19
三亚学院电子信息工Co1 Co2 & A B & & & & & & & S & Co
Ci
两个半加器的组合：
加数1＋加数2＋进位＝和，进位1 “或” 进位2＝进位
2014-7-26 数字逻辑基础
10
三亚学院电子信息工程教研室
袁敏
常用组合逻辑模块
组合逻辑模块是一些基本的逻辑单元
熟悉组合逻辑模块的结构与功能，可以帮助分 析复杂的逻辑结构
袁敏
步骤1、真值表
P ABC 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111
2014-7-26
Y 0 0 0 0 1 1 0 0
P ABC 1 000 1 001 1 010 1 011 1 100 1 101 1 110 1 111
数字逻辑基础
Y 1 1 1 1 1 1 0 0
数字系统的任务是对数字信号进行处理，包括 变换、传递和存储等，根据电路对于信号是否 具有记忆功能，可以将数字电路分为两大类。 其中一路电路没有记忆功能，输出直接由当时 的输入确定，这类电路称为组合逻辑电路，另 一类电路具有记忆功能，输出不仅取决于当时 的输入，还与信号的历史有关，这类电路称为 时序逻辑电路。
1
1
1
所以：
B3 G3 , B2 G3 G2 , B1 B2 G1 , B0 B1 G0
2014-7-26 数字逻辑基础
30
三亚学院电子信息工程教研室
袁敏
二进制码转换到格雷码
G3 = B3，B2~B0 转换到 G2~G0 的转换关系如下：
B 3B 2 00 01 11 10 1 1 G2 1 1 B 1B 0 00 01 11 10 B1B0 00 B3B 2 00 1 1 1 1 01 11 10 G1 1 1 1 1 1 1 01 11 1 10 1 B 1B 0 00 B 3B 2 00 01 11 10 01 1 1 1 1 G0 11 10 1 1 1 1
在设计逻辑电路时，可以从逻辑模块出发进行 设计
2014-7-26
数字逻辑基础
11
三亚学院电子信息工程教研室
袁敏
译码器
包括一大类组合逻辑电路，它的功能是将一组 以某种代码表示的输入变量换成以另一种代码 表示的输出变量。其中常见的一种译码器可以 将以二进制码表示的n个输入量变换成2n个输出 变量。
Y
EN m I
i i 0
7
i
}
G
0 7
Y Y
2014-7-26
数字逻辑基础
21
三亚学院电子信息工程教研室
袁敏
2.2 组合逻辑电路的设计
基于门电路的设计
基本的设计方法。
基于组合逻辑模块的设计 利用组合电路模块实现主要功能，辅以门电 路，结构比较简单。
运算电路设计
需要熟悉二进制运算的特点，采用迭代设计。
转换为事件输出的译码器：3-8译码器、等等。 转换为另一种代码输出的译码器：（LED）七段译 码器、BCD译码器、等等。
2014-7-26
数字逻辑基础
13
三亚学院电子信息工程教研室
袁敏
3-8译码器（74LS138）
& & & S1 S2 S3 A0 A1 A2 1 1 1 1 1 1 1 & S & & & & & Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 S1 S2 S3 BIN/OCT A0 A1 A2 1 2 4 & EN 0 1 2 3 4 5 6 7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
三亚学院电子信息工程教研室 袁敏
第2章 组合逻辑电路
三亚学院电子信息工程教研室
袁敏
本章要求
掌握组合逻辑电路的基本分析方法和一般 设计过程 掌握常见逻辑模块的功能及其使用 掌握实际逻辑电路中冒险现象的形成原理 及其防止方法
2014-7-26
数字逻辑基础
2
三亚学院电子信息工程教研室
袁敏
序言
袁敏
一般分析过程
确定电路结构为组合电路。确定的原则是组合 电路的结构，输出唯一由输入确定，所以组合 电路的信号流一定是从输入端流向输出端，即 只有信号的单向传输。
逐级分析，或划分模块后分析。得到逻辑表达 式或真值表 分析得到的逻辑表达式或真值表，得出电路的 功能描述
数字逻辑基础
6
2014-7-26
袁敏
8-3优先编码器
I0 & EX
互连关联
I1 I2 I3 I4 I5 I6 I7 1 1 1 1 1 1 1 & ≥1 Y2 S 1 S ENa/V18 1 1 1 & ≥1 Y1 1 & & ≥1 Y0 YS HPRI/BIN ≥1 I0 I1 I2 I3 I4 I5 I6 I7 0/Z10 1/Z11 2/Z12 3/Z13 4/Z14 5/Z15 6/Z16 7/Z17 10 11 12 13 14 15 16 17
PC
00 01 11 10
00 0 0 0 0 01 1 1 0 0 11 1 1 0 0 10 1 1 1 1 P B C &
Y (C P) BC C BC P BC
& & & Y
2014-7-26
数字逻辑基础
28
三亚学院电子信息工程教研室
袁敏
例2 设计一个4位格雷码和二进制码的相互转换电路
1100 1101 1111 1110 1010 1011
6
7
2014-7-26
0110
0111
0101
0100
14
15
1110
1111
1001
1000
29
数字逻辑基础
三亚学院电子信息工程教研室
袁敏
格雷码转换到二进制码： G3 = B3，G2~G0 转换到 B2~B0 的转换关系如下：
G1G0 00 G3G2 00 01 11 10 1 1 B2 1 1 1 01 11 10 G1G0 00 G3G2 00 01 11 10 1 1 B1 1 01 11 1 1 1 1 10 1 G1G0 00 G3G2 00 01 11 10 1 B0 1 1 1 01 1 1 1 11 10 1
三亚学院电子信息工程教研室
袁敏
组合逻辑的例：两种异或门结构
A B A B ≥1 Y1 ≥1 ≥1 Y2 Y
& A B & Y1 &
Y2 & Y3 Y
2014-7-26
数字逻辑基础
7
三亚学院电子信息工程教研室
袁敏
半加器
& A B & &
1
Co
&
S
A 0
B 0
Co 0
S 0
0
1 1
2014-7-26
1
0 1
数字逻辑基础
0
0 1
1
1 0
8
三亚学院电子信息工程教研室
袁敏
全加器
Ci 0 0 0 A 0 0 1 B 0 1 0 Co 0 0 0 S 0 1 1
0 1 1 1 1
2014-7-26
1 0 0 1 1
1 0 1 0 1
数字逻辑基础
1 0 1 1 1
0 1 0 0 1
9
三亚学院电子信息工程教研室
数字逻辑基础
4
三亚学院电子信息工程教研室
袁敏
2.1.1 组合逻辑电路的分析的一般过程
组合逻辑的结构：
输 入 信 号 输 出 信 号
组合逻辑 电路
组合逻辑电路（简称组合电路）任意时刻的输出信号仅取决 于该时刻的输入信号，与信号作用前电路原来的状态无关
2014-7-26
数字逻辑基础
5
三亚学院电子信息工程教研室
Dec 0 1 2 3 4 5 Bin
B3B2B1B0
Gray
G3G2G1G0
Dec 8 9 10 11 12 13
Bin
B3B2B1B0
Gray
G3G2G1G0
0000 0001 0010 0011 0100 0101
0000 0001 0011 0010 0110 0111
1000 1001 1010 1011 1100 1101
数字逻辑基础