地铁信号系统正线与车辆段接口方案分析

地铁信号系统正线与车辆段接口方案分析
张建林
（北京通号国铁城市轨道技术有限公司，北京 100070）
摘要：信号系统作为地铁机电设备的主要基础设备，是保证列车和乘客的安全，实现列车快速、高密、有序运行的关键系统之一。

结合工程项目实际，分析正线与车辆段信号系统联锁接口方案，对保证列车运营的安全性和可靠性具有十分重要的作用。

关键词：地铁；信号系统；正线联锁；车辆段联锁
Abstract: As the main infrastructure of subway electrical equipment, the signal system is responsible for ensuring the safety of train operation and passengers and realizing normal operation of trains with a high speed and density according to the train schedule. Combining with the actual project, the paper analyzes the interface scheme of the signal interlocking systems between the main line and the depot, to ensure the safety and reliability of train operation.
Keywords: subway; signal system; interlocking of main line; interlocking of depot
DOI: 10.3969/j.issn.1673-4440.2016.01.017
东莞地铁R2线的正线和车辆段信号系统是相对独立且自成体系的两套系统，系统结构及联锁关系不尽完全相同。

正线采用西门子ATP\联锁子系统，以CBTC模式运营；车辆段采用北京全路通信信号研究设计院集团有限公司（简称通号院）的计算机联锁子系统，实现车辆段内联锁关系。

为了联系正线和车辆段，保障列车安全、高效地出入车辆段，正线与车辆段间会采用一定原则的联锁照查关系。

同时，由于受地形条件的限制，需要根据工程现场情况制定特定的方法。

1 运用方式
如图1所示，Z r、Z c、S0216、S0214、转换轨计轴区段TA0217、TA0220由正线管辖；转换轨上的Xr，Xc信号机由车辆段管辖。

1.1　接口范围及方式
车辆段与正线间通过继电接口传递信息。

接口类型采用安全型继电器。

1.2　接口内容
排列出、入车辆段的进路，必须满足正线与车辆段的相互敌对照查条件。

正线和车辆段之间传递的信息主要有敌对照查、信号机状态、计轴区段状态等安全信息。

正线与车辆段传递信息如表1所示。

2 实现原理
正线联锁与车辆段联锁之间互传信息通过国产安全继电器（J W X C-1700）完成。

电路中使用继电器的两组接点，即采用双断方式将信息复示给对方。

复示继电器需要的直流电源由本方提供。

正线与车辆段接口电路原理如图2所示。

2ā Ԣ ք
3ā
2.1 车辆段联锁驱动继电器原理
以转换轨TA0220出段线为例：
XcZCJ: 常态吸起，当办理了向入段口的进路（列车或调车），进路锁闭后落下，进路最后一个区段（13-15DG）解锁后，恢复吸起。

XcZJ: 常态落下，当办理了向入段口的调车进路时，驱动吸起，进路最后一个区段（13-15D G）解锁后，恢复落下。

ZcJGJ: 常态吸起。

1）列车占压13-15D G 时，13-15D G J 无条件落下。

2）当车辆段排列了出库列车作业时，进路锁闭信号开放。

列车压入出库信号机内方第一区段后，落下。

列车出清13-15DG，且进路解锁后，恢复吸起。

2.2 列车出段作业原理
以转换轨TA0220为例：
1）当车辆段办理至Z c 信号机为阻挡信号的进路（列车或调车）时，检查联锁条件（Z c Z C J 吸起，进路内轨道区段空闲等）满足后，进路锁闭，驱动XcZCJ 落下。

2）以Z c 为终端的出库信号机开放,需检查总
表1 正线与车辆段接口传递信息表
序号正线→车辆段
车辆段→正线
1正线排列向转换轨进路后的照查条件，即ZcZCJ（正线），ZrZCJ（正线）
车辆段排列向转换轨进路后的照查条件，即Xr ZCJ，Xc ZCJ 2轨道占用/空闲状态，即TA0217 GJ，TA0220 GJ、TA0215 GJ，TA0218 GJ
轨道占用/空闲状态，即 3-5DG GJ，13-15DG GJ.
3需车辆段显示的正线管辖范围内信号机（Zr、Zc）显
示状态（信号显示及灯丝状态）Zr LXJ，Zc LXJ；
Zr DJ，Zc DJ
需正线显示的车辆段管辖范围内的信号机（Xr、Xc）显示状态
（信号显示及灯丝状态）Xr LXJ，XcLXJ；Xr DJ，Xc DJ；
4车辆段排列调车进路后驱动的XrZJ，XcZJ
5
联锁驱动的用于正线Zc、Zr接近锁闭的继电器ZcJGJ、ZrJGJ
出段信号机ZcDJ 吸起条件。

3）出库列车进路不设置保护区段。

4）当正线联锁接收到XcZCJ 落下、XcZJ 落下信息时，自动排列Z c 至S0214进路，进路锁闭后，Zc 信号开放。

当XcZCJ 落下、XcZJ 吸起时，正线不自动排列Zc 至S0214进路。

5）ZcJGJ 作为正线进路始端信号机Zc 的接近锁闭继电器。

6）出段列车进路中最后一个轨道区段（13-15DG）的解锁均需采用三点检查解锁。

7）向转换轨TA0217出段进路原理同TA0220。

2.3 列车入段作业原理
以转换轨TA0217为例：
1）当正线办理至X r 信号机为终端的进路时，检查联锁条件（XrZCJ 吸起，进路内轨道区段空闲等）满足后，进路锁闭，驱动ZrZCJ 落下（ZrZCJ 常态吸起，当进路锁闭后落下，进路最后一个区段（TA0217）解锁后，恢复吸起）。

2）以X r 为终端的信号机开放，需检查总入段信号机XrLXJ 吸起条件。

3）车辆段入段信号机X r 接近锁闭区段为转换轨区段TA0217。

4）转换轨TA0220的入段进路同TA0217。

3 工程现场情况特殊处理
由于车辆段出段口方向，沿着出入段线有一段约34‰的下坡道，所以出入段线尽头设置有安全线，并与正线载客运营线路联通的道岔定位保持在通向安全线方向。

同时，当车辆段取消出段列车进路时，已自动排列的Z c (Z r )至S0214（S0216）进路需按人工解锁操作办理；已人工排列的Zc(Zr)至
（下转76页）
（上接68页）
S0214（S0216）进路需按人工解锁操作办理。

当向入段方向排列进路，开放信号机X0212或X0218时，需要检查入段信号机Xr 或Xc 保持开放的条件，避免由于入段信号机Xr 或Xc 不能及时开放，造成列车停留在下坡道的情况。

4 接口方案优点
通过采用调车终端继电器（XrZJ 或XcZJ）及将其纳入联锁检查条件,可以区分段内调车进路和出段列车进路，方便段内调车转线作业，不致影响出入段线的通过能力。

由于受地形条件的限制，出段方向的34‰下坡道存在。

如出段列车在段内接近13-15D G，同时正线又有列车即将从正线向车辆段方向运行时，正
线值班员先行取消了出段进路（Z c 至S0214），之后排列了正线至车辆段信号机Z c 进路，而紧接着，从转换轨后方运行的列车已驶至13-15D G，并接近信号机Z c。

考虑到该下坡道，如出段列车出现机械故障越过信号机Z c，可能会与正线驶向车辆段的列车发生正面冲突的危险，而采用上述的按人工解锁操作办理后，可较大地避免该风险的存在。

参考文献
[1]牛建华.地铁车辆段与正线特殊接口的处理[J].铁路通信信号设计，2003（3）：8-9.
[2]北京通号国铁城市轨道技术有限公司.东莞市城市快速轨道交通R2线信号系统设计审查文件[Z].2013.
[3] 中华人民共和国建设部.G B50157-2013地铁设计规范[S].北京：中国建筑工业出版社，2014.
(收稿日期：2014-11-20）
***********************************************计的寄存器进行映射过程中需要遵循一定策略，例如按功能映射或按命名映射，可以通过制定命名规则来提高映射成功率。

但某些情况下，即使设置了一定的命名规则，仍然无法保证全部寄存器都被正确映射，可能会出现映射错误的情况，从而得出错误比对结果。

为解决这一问题，应在L E C 模式下，首先在mapping manager 的mapped points 里面删除错误配对的信号；然后在mapping manager 的unmapped points 中指定一个为mapping target 再与另一栏中想要对应的信号共同重新加入。

两个步骤对应的命令脚本为：
delete compared points u4/u43/sig_s_reg -golden
add mapped points u4/u43/cnt_reg[0] \u4/u43/cnt[0]\/Q_reg–noinvert。

6 结论
本文介绍了利用等效性检查工具对FPGA 综合及布局布线后逻辑进行验证的方法，详细给出了目前常用FPGA 厂商的验证步骤及常见问题解决方案。

该方法利用数学方法对网表的功能正确性进行验证，不需要开发复杂的测试向量，缩短了开发时间，并可保证100%的验证覆盖率，对于更大规模
的FPGA 产品开发及提高设计可靠性有着重要意义。

参考文献
[1]杨海钢，孙嘉斌，王慰.FPGA 器件设计技术发展概述[J].
电子与信息学报，2010，32（3）：714-727.
[2] Deniziak S.A.A symbolic RTL synthesis for LUT-based FPGAs[C].//Proceedings of the 12th International Symposium on Design and Diagnostics of Electronic Circuits & Systems.Liberec ：IEEE，2009：102-107.
[3] Cong J，Minkovich K.Optimality study of logic synthesis for LUT-based FPGAs[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2007, 26（2）：230-239.
[4]舒适，唐长文，闵昊.ASIC 综合后的静态验证方法的研究[J].微电子学，2004，34（1）：56-59.
[5] Formality and Formality Ultra:Equivalence Checking for DC Ultra and Design Compiler Graphical[EB/OL].2013[2014-07-14]./Tools/Verification/FormalEquivalence/Documents/formality_ds.pdf.
[6] Encounter Conformal Equivalence Checker:Fomal verification technology for fast and accurate bug detection and correction[EB/OL].2012[2014-07-14]./rl/Resources/datasheets/encounter_conformal_EC_ds.pdf.
[7]崔秀海，杨海钢，郝亚男，等.基于时延和信号扇出数的时序优化装箱算法[C ].//中国电子学会电路与系统学会第二十二届年会论文集.上海:中国电子学会，2020：382-389.
（收稿日期：2014-08-25）。