微机原理ch5
微机原理及应用-ch5
三、8086的I/O指令 的 指令 直接寻址
字节传输 IN AL, PORT8 OUT PORT8, AL 字传输 IN AX, PORT8 OUT PORT8, AX 字传输 MOV DX, PORT16 IN AX, DX MOV DX, PORT16 OUT DX, AX
间接寻址
字节传输 MOV DX, PORT16 IN AL, DX MOV DX, PORT16 OUT DX, AL
2.状态信息 状态信息
反映外 设当前 的工作 状态
3.控制信息 控制信息
控制外 设接口 的工作 方式等
存放于端口
二、I/O端口的寻址方式 端口的寻址方式
I/O指令寻址 指令寻址
用专用的IN和 指令访问I/O端口 用专用的 和OUT指令访问 端口 指令访问 存储器单元与I/O端口分别独立编址 端口分别独立编址， 存储器单元与 端口分别独立编址，允许地址重叠 e.g. IN AL, 35H
2. 直接存储器存取方式 直接存储器存取方式(DMA方式 方式) 方式 内存 CPU: 只启动不干预数据传输 DMAC: DMA控制器，对数据传输进行控制的硬件 控制器， 控制器 原理： 原理： DMAC→DMA信号，CPU在现行总线周期结束后， 信号， 在现行总线周期结束后， 信号 在现行总线周期结束后 让出对总线的控制权， 响应信号。 让出对总线的控制权， →DMA响应信号。DMAC控 响应信号 控 制总线，建立DMA通道，进行数据传输。DMA操作 通道， 制总线，建立 通道 进行数据传输。 操作 完成，CPU恢复对总线的控制权 完成， 恢复对总线的控制权 3. I/O处理机方式 处理机方式 接管CPU承担的管理和控制输入 输出的全部功能 承担的管理和控制输入/输出的全部功能 接管 承担的管理和控制输入 高速外设
微机原理CH5 IO接口电路的设计(ok)
键盘、鼠标、扫描仪是常用的输入设备；磁盘、 显示器、打印机、绘图仪是常用的输出设备。这些设 备统称为计算机的外部设备，简称外设或者是I/O设 备。计算机和外设之间的信息的交换称为通信。
2
第五章
由于外部设备的种类繁多，它们对所传输的信 息的要求也各不相同，这样就给计算机与外设之间 的信息交换带来了一些问题。 （1）速度不匹配 CPU的速度很高，而外设速度要低的多，一个快 速的设备和一个慢速的设备通信时应该要适应慢速 设备的要求，所以会降低CPU的工作效率。 （2）信号电平不匹配 CPU所使用的电平标准TTL电平，5V高电平表示1 ，0V低电平表示0；而外设的电平标准较复杂，不同 的外设有不同的电平标准。
3
第五章
（3）信号格式不匹配 CPU总线上传送的通常是8、16、32位的并行数 据，而各种外设使用的信息格式各不相同。 （4）时序不匹配 各种外设都有自己的定时和控制逻辑，与计算 机CPU时序不一致。 因此输入输出设备不能直接与计算机的系统总 线相连，必须在CPU与外设之间设置专门接口电路。
4
第五章
7
第五章
1、74LS244 8路单向数据总线缓冲器。
8
第五章
功能： 功能：内部包含了8个三态缓冲单元，分为两组， 每组4个单元，由两个控制信号进行控制。当1G 为 低电平时，输入端1A1~1A4的输入信号可以到达输出 端1Y1~1Y4；当 2G 为低电平时，输入端2A1~2A4的输 入信号可以到达输出端2Y1~2Y4；当1G 和 2G 为高电 ~ 平时，输出呈高阻态。此芯片常用来作为外设输入 数据的端口，是一种单向数据缓冲器，数据只能从A 传到Y 。
15
第五章
（3）命令端口(Command Port) 也称为控制端口(Control Port)，它用来存放 CPU向接口发出的各种命令和控制字，以便控制接口 或设备的动作。 CPU通过接口和外设交换数据时，只有输入(IN) 和输出(OUT)两种指令，所以只能把状态信息和命令 信息也都当作数据信息来传送，且将状态信息作为 输入数据，控制信息作为输出数据。
[微机原理课件].ch5-2
![[微机原理课件].ch5-2](https://img.taocdn.com/s3/m/1feeac3f5727a5e9856a61a7.png)
② 可以利用循环，
但每循环一次要修改地址（源地址和目的地址），
必须把地址放在寄存器当中，用寄存器间接寻址来寻找 操作数.
20
得到如下程序： … MOV SI，OFFSET AREA1 MOV DI，OFFSET AREA2
MOV CX，100
AGAIN ： MOV AL，[SI] MOV [DI]，AL INC INC SI DI ；修改地址指针 ；修改地址指针 ；修改个数
6、MOV DS，1234H
IP不能作为目的操作数
不能用立即数对段寄存器赋值
22
2． PUSH (Push word onto stack)
POP (Pop word off stack)
这是两条堆栈操作指令。
(1) 先回忆一下什么是堆栈，为什么需要堆栈 堆栈——按照先进后出原则组织的一段内存区 域 特点： • 下推式的（规定堆栈设置在堆栈段内）改变SP的 内容，随着推入堆栈内容增加，SP的值减少。
① 调用子程序：将下条指令地址即IP值保留下来
（8088中码段寄存器CS和指令指针IP），
才能保证子程序执行完后准确返回主程序继续执行。
②执行子程序时，通常用到内部寄存器，执行结果会 影响标志位，必须在调用子程序之前将现状保护起来 ③ 子程序嵌套或子程序递归（自调自） 保留许多信息，而且保证正确返回（且后进先出）。 后保留先取出原则（即LIFO-LAST In First out）。 注意：SP——堆栈指针,始终指向栈顶。 SP初值用MOV SP，i m来设定。
下列指令源操作数和目的操作数的寻址方 式分别是什么？
（1） MOV DX，100H （2） MOV BX，[0100H] （3） MOV CX，DATA[SI] （4） MOV ES：[SI]，AX （5） ADD AX，[BX][DI] （6） AND AX，BX （7） XOR AX，[BX] （8） MOV AL，DATA [BP][DI]
微机系统与接口课件：CH5_1微机系统与接口
微机系统与接口
东南大学 11
处理器系统与存储器典型连接（回顾）
D0~D7
MPU 系统
A0 ••• A12
MEMW
MEMR
高位地 址信号
•••
• • •
译码 电路
6264(例)
D0~D7 A0 • Memory • A• 12芯片 WE OE 1CS1 1CS2
I/O总线 I/O总线用于CPU与除RAM之外的其它部件
的连接，微机主要I/O设备如显卡、硬盘、网卡 与CPU、内存设备之间的数据交换都是通过I/O 总线完成的。
微机系统与接口
东南大学 8
I/O总线及特点
✓ PC/XT总线数据线宽度8位，62线（A/B面）
✓ ISA（Industry Standard Architecture）宽度16 位，频率8MHz,异步—16MB/s(参考实验教材), +36线
传输的数据总量，它等于总线位宽与工作频率的 乘积。总线数据传输速率：Mbits/s或者MB/s
微机系统与接口
东南大学 7
总线与I/O
内部总线 在CPU内部，寄存器之间和算术逻辑部件与
控制部件之间传输数据所用的总线称为片内总 线即内部总线。
系统总线 系统总线也叫前端总线，通常是指CPU与内
存、Cache和主板芯片组之间的数据、指令等 的传输通道，是微机的中央总线。
微机系统与接口
第一章：微机系统的基本概念、 8086/8088处 理器基本结构及工作原理
第二章：微机指令系统 第三章：汇编语言程序设计 第四章：半导体存储器 第五章：数字量I/O 第六章：模拟量I/O
ch5 中断系统PPT教学课件
表 同级内第二优先级次序
例如, 某软件中对寄存器IE、 IP设置如下:
MOV IE, ＃ 8FH MOV IP, ＃ 06H 则此时该系统中:
EA
X
1
0
X
X
0
0
X
ES
ET1
EX1
ET0
EX0
0
0
1
1
1
1
X
PS PT1 PX1 PT0 PX0
0
0
0
1
1
0
·CPU中断允许;
CPU是不会响应中断，而且要等到该指令的下一条指令执 行完后中断才能响应。
四、中断响应过程
CPU查询到某一中断源后，使相应的 “优先级激活触发器”置位，用以阻断 同级或低级中断。
0000H （上电启动地址） 0003H （INT0中断入口）
在硬件控制下，将当前程序计数器PC的
内容——断点地址进栈,并将相应的中断 000BH （T0中断入口） 矢量装入PC,使CPU转向对应的中断服
务程序，同时清除中断请求标志（TI、
RI除外）。
0013H （INT1中断入口）
中断服务程序最后一条指令是RETI，它
将清除“优先级激活触发器”，从堆栈
001BH （T1中断入口）
中弹出断点地址并装入PC中，使CPU回
到原来的主程序继续运行。 矢量入口的指令应当是转移指令。
0023H （串口中断入口）
如：要想将串行口的级别设为最高时，将IP中的PS置1。 即使用指令：setb ps 或 mov 0b8h,#10h 完成对IP设置。
X X X PS PT1 PX1 PT0 PX0
IP寄存器
ch5 集成信号发生器
微电子技术教学部
Ch5 集成信号发生器 Ch. 5 # 15
例：分析下图RC正弦波桥式振荡电路（1）
1.分析图中D1、D2的作用。
2.假定运放的最大输出电压
为±14V，输出电压达到正
弦波峰值时，二极管的正向
压降约为0.6V，试估算输出
峰值电压Vom。（R1=5.1K
， R2=9.1K， R3=2.7K ）
相同的正交振荡信号。
微电子技术教学部
Ch5 集成信号发生器 Ch. 5 # 21
555时基电路结构简介
（阈值） （控制）
（触发）
（输出）
（放电） （地）
微电子技术教学部
Ch5 集成信号发生器 Ch. 5 # 22
555时基电路构成的单稳电路
VDD
T
Vo2
A
Vo1
稳态时，Q=1，V01=1，电路锁定V0=0
（1）两个555各构成什么电路？（2）求频率的变 化范围？（3）求输出脉冲宽度（05华科）
555
555
微电子技术教学部
555
Ch5 集成信号发生器 Ch. 5 # 27
本章基本要求
• 理解并掌握方波、三角波发生器的 原理。
• 理解并掌握脉冲、锯齿波发生器的 原理。
• 理解并掌握正弦波振荡器的原理。
微电子技术教学部
Ch5 集成信号发生器 Ch. 5 # 19
RC移相式正弦波振荡电路（2）
•
AVj•FVjV V •o aR•R4 fC221j1 R 2• 3R R2fC C23 23
令上式分母虚部为零，实部为 1，即得振荡的频率参数：
o
1 3RC
Rf 12R
微电子技术教学部
ch5 总线及时序C
10
前62脚（分A列：Al～31，和B列：B1～ 脚 列 ～ ， 列 ～ B31），与PC XT总线插槽完全相同；36脚（分C ），与 总线插槽完全相同； 脚 ）， 总线插槽完全相同 ），为新增加的 列：C1～C18，和D列：D1～D18），为新增加的 ～ ， 列 ～ ）， 引脚，在两部分中间有一个横隔分开，适用于ISA 引脚，在两部分中间有一个横隔分开，适用于 芯部分与36芯 总线插卡的插头也为 98芯，其中 62芯部分与 芯 芯 芯部分与 部分之间有一凹槽隔开。 部分之间有一凹槽隔开。
12
3、EISA(Extented ISA)总线 、 总线
386、486、PS/2等微型机的出现，要求有高 、 等微型机的出现， 、 等微型机的出现 性能的系统总线相配合。 公司为PS/2设计了微 性能的系统总线相配合。IBM公司为 公司为 设计了微 通道结构(MCA)。这种总线结构支持多微处理机， 通道结构 。这种总线结构支持多微处理机， 多个总线主控，支持16位 位数据和24位 多个总线主控，支持 位、32位数据和 位、32 位数据和 位地址，数据传输率达40MB/s，是一种高性能总 位地址，数据传输率达 ， 但它与原PC总线及 总线及ISA总线完全不兼容，因而 总线完全不兼容， 线，但它与原 总线及 总线完全不兼容 出现了EISA与之竞争。 与之竞争。 出现了 与之竞争
6
电源和地线： 电源和地线：他们决定了总线使用的电源种类及地 线分布和用法。 线分布和用法。 备用线：留作功能扩充和用户的特殊要求使用。 备用线：留作功能扩充和用户的特殊要求使用。系 统总线一般都做成多个插槽的形式， 统总线一般都做成多个插槽的形式，各插槽相同的 引脚都连在一起，总线就连到这些引脚上。 引脚都连在一起，总线就连到这些引脚上。总线接 口引脚的定义、传输速率的设定、驱动能力的限制、 口引脚的定义、传输速率的设定、驱动能力的限制、 信号电平的规定、 信号电平的规定、时序的安排以及信息格式的约定 等等，都有统一的标准。 等等，都有统一的标准。外总线则使用标准的接口 插头，其结构和通信规约也是标准的。 插头，其结构和通信规约也是标准的。
2008_GCS微机原理Ch05中断精品文档64页
电平触发：低电平 边沿触发：负边沿
SETB IT0
外部中断请求标志位、中断允许位、优先级选择位：
IT0/1=0
1
EX0/1 EA PX0/1 1 高
INT0/1
IE0/1
IT0/1=1
0低
16
D7
TCON
D0
TF1
TF0
IE1 IT1 IE0 IT0
IT0（IT1)：外部中断请求0(1)的触发方式选择
2．实时处理
3．故障处理
4.主机与外设之间的速度匹配
计算机在运行过程中，往往会出现事 先预料不到的情况，或出现一些故障： 如电源突跳，存储出错，运算溢出等等。 计算机就可以利用中断系统自行处理， 而不必停机或报告工作人员。
当计算机用于实时控
制时，中断是一个十分 重要的功能。现场的各 个参数、信息，需要的 话可在任何时候发出中 断申请，要求CPU处理； CPU就可以马上响应 （若中断是开放的话） 加以处理。这样的及时 处理在查询的工作方式 是做不到的。
则IE0=1申请中断，否则IE0=0
3
中断的基本概念 什么是中断?
与生活场景的比较
实际场景
计算机
正在看书 电话铃响
接电话 继续看书
执行程序 事件发生 事件处理 继续执行程序
中断请求及响应 中断处理 中断返回
4
必要性及应用 中断功能便于实现 1．分时操作
CPU和外设同时工作；CPU可以通过 分时操作启动多个外设同时工作，统一 管理。大大提高了CPU的利用率，也提 高了输入、输出的速度。
第五章 MCS-51的中断系统
5.1 中断的概念
什么是中断，我们从一个生活中的例子引入。你正在 家中看书，突然电话铃响了，你放下书本，去接电话， 和来电话的人交谈，然后放下电话，回来继续看你的 书。这就是生活中的“中断”的现象，就是正常的工 作过程被外部的事件打断了。
接口CH5
7. 可编程功能 目前接口芯片大部分是可编程的，可以用命令字 或控制字来设定其工作方式、工作参数。所以在不 改动硬件电路的情况下只修改相应的命令字或控制 字，就可以改变接口的工作方式。 8. 错误检测及复位功能 许多数据传输量大、传输速率高的接口具有检测 信号传输错误的功能。常见的信号传输错误有以下 两种：物理信道上的传输错误(主要由干扰造成)和 数据传输中的覆盖错误(主要由数据收发不及时造 成)。在数据传输的过程中应能及时检错和纠错。同 时，接口在收到系统的复位信号后，应能将接口电 路和所连的外部设备置为初始状态。
/200609/25 9
5.1.2 接口与端口
图5.2所示的外设接口是CPU与外设之间传送信息 的一个界面、一种连接电路。外设接口一端通过系 统三总线(数据总线、地址总线、控制总线)与CPU 相连，另一端与外设相连并与外设交换三种信息， 数据信息、状态信息和控制信息。这三类信息也是 CPU通过接口与外设之间交换的信息。
/200609/25 14
5.1.3 I/O端口的编址方法
在一个外设接口中往往有多个I/O端口。将接口中 的端口进行编号，将编号加上所在接口的基地址即 为该端口的I/O端口地址。对I/O端口的编址有存储 器映像编址和独立编址两种方式。 1. 存储器映像编址(存储器与I/O端口统一编址) 存储器映像编址的地址空间分配如图5.3所示。这 种编址方式的特点是存储器和I/O端口共用统一的地 址空间，它把内存的一部分地址分配给I/O端口，一 个8位端口占用一个内存单元地址。已经用于I/O端 口的地址，存储器不能再使用。
/200609/25
6
3. 信号转换功能 因为外设所需的控制信号与其提供的状态信号往 往与微型机总线的信号不匹配，信号转换是不可以 避免的。信号转换的主要内容是对信号之间的逻辑 关系、时序配合以及电平匹配进行转换。 4. 设备选择功能 微型机系统中可能带有多种外设，或者多台同种 外设，需要CPU通过地址信号来标识和选择不同的 接口。因此接口应能对系统总线上传输的地址进行 译码，检测到本端口地址时，产生相应的“选中” 信号，并按CPU的要求进行信息传输。
微机原理ch5
0 ×××××××××××××××
1 ×××××××××××××××
BCD Arithmetic
• Two arithmetic techniques operate with BCD data: addition and subtraction. • DAA (decimal adjust after addition) instruction follows BCD addition, • DAS (decimal adjust after subtraction) follows BCD subtraction.
if
a 16-bit unsigned number is placed in AX, DX must be cleared to zero
• CWD (convert word to doubleword).
AX 0 ××××××××××××××× DX 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CWD AX DX 1111111111111111 AX 1 ××××××××××××××× CWD AX
8-Bit Multiplication
• MUL src; (NO Im) ;byte:（AX）(src)×（AL） word:（DX：AX） (src)×（AX） unsigned integer • IMUL src ; byte:（AX）(src)×（AL） word:（DX：AX） (src)×（AX） signed integer
AL × oprd
× AX oprd
AH
AL
DX
AX
;Al*2 MOL BL，2 MUL BL
XOR AH，AH SHL AX，1
CH5 输入输出和中断技术
四、简单接口的应用举例
2、应用于连接 当开关K处于闭合状态 时，在LED数码管上显 示“0”；当开关K处于 断开状态时，在LED数 码管上显示“1”。程序 段如下所示：
QQ： MOV IN TEST MOV JZ MOV DISP：MOV OUT JMP DX，0FlH AL，DX AL，1 AL，3FH DISP AL，06H DX，0F0H DX，AL QQ
三、I/O端口地址的译码
译码：将CPU发出的地址信号转换成存储单元或I/O端 口的选通信号。
门电路或专门译码器译码； 全译码或部分译码法
对于8088/8086CPU的I/O译码，需注意： 8088/8086CPU I/O
（1）寻址范围： MEM：1MB（00000H~FFFFFH）A0~A19 I/O ：64KB（0000H~FFFFH） A0~A15 （2）读写控制信号： MEM：M/IO=“0”，RD、WR；MEMR、MEMW。 I/O ：M/IO=“1”，RD、WR；IOR、IOW。
6
两种编址方式的比较
采用统一编址方式：
优点： 对外设访问如同对存储单元访问，灵活性大； 无需专门的I/O指令，简化了指令系统的设计和I/O端口 译码电路的设计。 缺点： I/O端口地址占用了一部分存储空间，减少了内存可用 的地址范围； 指令上不易区分是对内存还是对I/O口操作。
采用独立编址方式：
7
程序段？ 程序段？
三、中断方式
外设需要与CPU进行信息交换时，向CPU提出请求， CPU暂停正在执行的程序，转去与CPU进行信息交换。 信息交换结束后，CPU返回执行被中断的程序。 优点： CPU效率高，实时性好，速度快 缺点： 程序编制较为复杂
26
四、DMA 传送方式
微机原理 CH5 存储器
扩展包括两类：
位扩展：数据位的扩展，如：1K ×4芯片 字扩展：单元数的扩展，如：1K ×8芯片 1K ×8 2K ×8
27
第五章
1、位扩展连接方法
地址线、控制线、片选线并联；数据线增加
A19 ~A0 IO/M
20
CS A19~A0
WE I/O
CS A19~A0
WE I/O
一般来说，单块存储器芯片容量有限，存储器系统常 为多块芯片组成，故还应考虑芯片选择线； 所以CPU与存储器一般连接原则如下图所示。
A0 A0~An
... ... An WR RD
IO0 D0~Dn
... ... IOn
WE
OE
CS
高位地址线 M/IO
26
第五章
二、存储器扩展
多块小容量芯片构成大容量存储器的过程。
31
第五章
三、存储器的地址选择
原则:
–CPU的低位地址线直接连到所有存储器芯片地 址线，实现片内寻址；
–CPU的高位地址线组合形成片选信号，实现片
间寻址；
片间寻址三种方式：
线性选择方式、部分译码方式、全译码方式
下面通过举例说明（以8088CPU为例）
32
第五章
1、线性选择方式 片间寻址原则：用CPU高位地址线的一根或某几根 组合形成片选信号。 例5-1：使用SRAM芯片Intel6264 （8K×8位）组成16K×8的存储 器系统，设计6264与8088CPU的
Cache控制器
DRAM控制器
Cache在系统存储器中的位置
19
第五章
5.3 只读存储器ROM
根据ROM信息写入的方式，ROM分为5种：
微机原理ch5
• 许多个基本存储单元形成行列存储矩阵
• SRAM一般采用“字结构”存储矩阵：
– 每个存储单元存放多位（4、8、16等）
– 每个存储单元具有一个地址
静态RAM的存储结构
行选线X
VDD T5 T4 T2 T6
6 管基本 存储单元
EPROM芯片2716
• 存储容量为2K×8 • 24个引脚：
– 11根地址线A10～A0 – 8根数据线DO7～ DO0 – 片选/编程CE/PGM – 读写OE – 编程电压VPP
A7 A6 A5 A4 A3 A2 A1 A0 DO0 DO1 DO2 Vss
1 2 3 4 5 6 7 8 9 10 11 12
寄存器——位于CPU中 主 存 —— 由 半 导 体 存 储 器 (ROM/ RAM)构成 辅存——指磁盘、磁带、磁鼓、光 盘等大容量存储器，采用磁、光原 理工作 高速缓存(CACHE)——由静态RAM 芯片构成
CPU
CACHE
除采用磁、光原理的辅存外，其 它存储器主要都是采用半导体存 储器 本章介绍半导体存储器及组成主 存的方法
– – – – 13根地址线A12～A0 8根数据线D7～D0 片选CS1、CS2 读写WE、OE
NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14
28 27 26 25 24 23 22 21 20 19 18 17 16 15
只读存储器ROM
• 掩膜ROM：信息制作在芯片中，不可更改 • PROM：允许一次编程，此后不可更改 • EPROM：用紫外光擦除，擦除后可编程； 并允许用户多次擦除和编程 • EEPROM（E2PROM）：采用加电方法在 线进行擦除和编程，也可多次擦写 • Flash Memory（闪存）：能够快速擦写的 EEPROM，但只能按块（Block）擦除
CH5可编程序控制器概述
Date: 2021/8/29
Page: 21
五、可编程控制器的发展
❖ 增强外部故障的检测与处理能力
➢ 据统计资料表明：在PLC控制系统的故障中，CPU占 5%，I/O接口占15%，输入设备占45%，输出设备占 30%，线路占5%。
➢ 在PLC系统结构不断发展的同时，PLC的编程语言也越 来越丰富，功能也不断提高。
➢ 除了大多数PLC使用的梯形图、语句表语言外，为了 适应各种控制要求，出现了面向顺序控制的步进编程 语言、面向过程控制的流程图语言、与计算机兼容的 高级语言（BASIC、C语言等）等。多种编程语言并存、 互补与发展是PLC进步的一种趋势。
➢ 模块式PLC 将PLC各组成部分分别作成若干个单独的 模块，如CPU模块、I/O模块、电源模块（有的含在 CPU模块中）以及各种功能模块。
➢ 紧凑式PLC 还有一些PLC将整体式和模块式的特点结 合起来。
Date: 2021/8/29
Page: 25
六、可编程控制器的类型
❖ 按功能分
➢ 低档PLC 具有逻辑运算、定时、计数、移位以及自诊断、监控 等基本功能，还可有少量模拟量输入／输出、算术运算、数据传 送和比较、通信等功能。
Date: 2021/8/29
Page: 5
二、可编程控制器的产生
❖ 1968年，GM公司提出十项设计标准：
➢ 编程简单，可在现场修改程序； ➢ 维护方便，采用插件式结构； ➢ 可靠性高于继电器控制柜； ➢ 体积小于继电器控制柜； ➢ 成本可与继电器控制柜竞争； ➢ 可将数据直接送入计算机； ➢ 可直接使用115V交流输入电压； ➢ 输出采用115V交流电压，能直接驱动电磁阀、交流接触器等； ➢ 通用性强，扩展方便; ➢ 能存储程序，存储器容量可以扩展到4KB。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章 存储器存储器存储器主要内容：§5-1 存储器分类§5-2 随机存取存储器RAM§5-3 只读存储器ROM§5-4 CPU与存储器的连接存储器分类§5-11 存储器分类存储器分类存储器是计算机的主要组成部分之一，是用来存放程序和数据的部件，存储器表征了计算机的“记忆”功能，存储器的容量和存取速度是决定计算机性能的重要指标。
存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。
一、按用途分类1、内部存储器内部存储器也称为内存，是主存储器。
（1）功能：存放当前正在使用的或经常使用的程序和数据。
（2）特点：存取速度快、容量较小、CPU直接访问（由半导体存储器构成）。
（3）容量：受到地址总线位数的限制8086系统，20条地址线，寻址空间为1M（220）字节；80386系统，32条地址线，寻址空间4G（232）字节。
（4）存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROM BIOS等）以及当前要运行的应用软件。
2、外部存储器外部存储器也称为外存，是辅助存储器。
（1）功能：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。
（2）特点：存取速度慢、容量大，可以保存和修改存储信息，CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成 。
（3）容量：不受限制，是一种海量存储器。
（4）存放内容：系统软件、应用软件、其他长期保存程序和数据。
3、计算机工作时存取程序和数据的过程（1）由内存ROM中的引导程序启动系统；（2）从外存中读取系统程序和应用程序，送到内存的RAM中，运行程序；（3）程序运行的中间结果放在RAM中，(内存不够时也放在外存中)；（4）程序结束时将最后结果存入外部存储器。
二、按存储器性质分类1、RAM随机存取存储器（Random Access Memory）CPU能根据RAM的地址将数据随机地写入或读出。
电源切断后，所存数据全部丢失。
按照集成电路内部结构的不同，RAM又分为两种：SRAM静态RAM(Static RAM)DRAM动态RAM(Dynamic RAM)（1）SRAM静态RAM （Static RAM）静态RAM速度非常快，只要电源存在内容就不会自动消失。
它的基本存储电路为6个MOS 管组成1位，因此集成度相对较低，功耗也较大。
一般，高速缓冲存储器(Cache memory)用它组成。
（2）DRAM动态RAM(Dynamic RAM)DRAM的内容在10-3或l0-6秒之后自动消失，必须周期性的在内容消失之前进行刷新(Refresh)。
由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。
一般，PC机的标准存储器都采用DRAM 组成。
2、ROM只读存储器（Read On l y Memory）ROM是将程序及数据固化在芯片中，数据只能读出，不能写入，也不会丢失，ROM中通常存储操作系统的程序（BIOS）或用户固化的程序。
ROM按集成电路内部结构的不同，可分为下面三种：PROM可编程ROM（Pro g rama bl e ROM）E PROM可擦除、可编程ROM（E rase bl e PROM）EE PROM电可擦除可编程ROM（El ectrica ll y E rasa bl e PROM）（1）PROM可编程ROM（Pro g rama bl e ROM）将设计的程序固化进去后，ROM内容不可更改。
（2）E PROM可擦除、可编程ROM（E rase bl e PROM)）在程序固化后可通过紫外光照擦除，以便重新固化新数据。
（3）EE PROM电可擦除可编程ROM(El ectrica ll y E rasa bl e PROM)：在程序固化后可通过电来擦除芯片内容，以便重新固化新数据。
三、存储器芯片的选择1、只读存储器还是随机存储器。
2、芯片位容量，它是表示存储功能的指标。
3、存取时间，即访问存储器的时间。
4、功耗：CMOS器件功耗低，速度慢；H MOS的存储器件在速度、功耗、容量方面进行了折衷。
5、价格：存储器本身的价格、附加电路的价格RAM随机存取存储器RAM2 随机存取存储器§5-2特点：CPU能将数据随机地写入或读出RAM 。
断电所存数据全部丢失。
一、静态随机存取存储器（SRAM）1、静态RAM的构成（1）单元电路双极型器件构成的电路：存取速度快，但工艺复杂，集成度低，功耗大，较少使用；MOS器件构成的电路：通常由6个MOS管组成的双稳态触发器电路，存储信息“0”或 “1”，只要不掉电，“0”或“1”状态能一直保持，直到重新写入新的数据。
读出操作后，原信息不变。
（2）静态RAM的特点访问速度快，访问周期达20～40ns；工作稳定，不需要进行刷新，外部电路简单；但基本存储单元所包含的管子数目较多，且功耗也较大，它适合在小容量存储器中使用。
（3）芯片内部结构通常由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组成。
内部结构图如下：① 存储矩阵一块存储器芯片由基本存储单元构成矩阵；一个基本存储单元存放一位二进制信息。
两种构成方式（字结构、位结构）字结构方式：一个字节的8位制作在一块芯片上，选中芯片可一次性读/写8位信息，封装时引线较多。
例如：1K的存储器芯片由128×8组成，访问它要7根地址线和8根数据线。
位结构方式：1个芯片内的基本单元作不同字的同一位，8位由8块芯片组成。
优点是芯片封装时引线少。
例如：1K存储器芯片由1024×1组成，访问它要10根地址线和1根数据线。
② 地址译码器CPU读/写一个存储单元时：译码后产生片选信号；译码器)译码选中所选片内存储单元；最后在读/写信号控制下读写存储单元。
③ 控制逻辑与三态数据缓冲器CPU送出的高位地址经译码后，送到逻辑控制器的CS端，即产生片选信号，根据读写控制信号进行读/写操作。
数据经三态数据缓冲器送到数据总线上或将数据写入存储器。
2、静态RAM的例子（1）典型的静态RAM芯片2114（1K×4位）；6116（2K×8位）；6264（8K×8位）；62128（16K×8位）；62256（32K×8位）。
（2）6264（8K×8位）引脚图如下：管脚功能：① A 12~A 0：地址线，选择芯片中的8192个存储单元中的一个；② IO 7~IO 0：数据线，传送一个8位的数据；③ WE ：写允许信号，低电平有效；④ OE ：读允许信号，低电平有效；⑤ 21CE CE 、：片选；⑥ V cc：+5V ；G N D：地。
6264芯片与CPU 的连接：二、动态随机存取存储器（DRAM）1、动态RAM 的构成（1）单元电路动态RAM基本单元主要有：4管动态RAM、3管动态RAM、单管动态RAM。
它们各有特点：① 4管动态RAM：使用管子多，芯片容量小，但器件的读出过程就是刷新过程，不用为刷新而外加逻辑电路；② 3管动态RAM：所用管子少一点，但读/写数据线分开，读/写选择线也分开，要另加刷新电路；③单管动态RAM：所用器件最少，但信号弱，要采用放大器来完成读数的功能。
（2）存储信息的原理以单管动态RAM为例，其基本存储单元：一个晶体管+一个电容。
① 读操作行地址译码使行选择信号为高电平，行上管子Q导通，刷新放大器读取电容C上的电压值折合为“0”或“1”，列地址译码使某列选通，行和列均选通的基本存储单元允许驱动读出数据；② 写操作行和列的选择信号为“1”，基本存储单元被选中，数据输入/输出线送来的信息通过刷新放大器和Q管送到电容C，数据写入存储单元。
2、动态RAM的刷新（1）刷新把存储单元的数据读出，经过读放大器放大之后再写入，以保存电荷上的信息。
（2）原因动态RAM都是利用电容存储电荷的原理来保存信息的，由于MOS管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以动态RAM需要在预定的时间内不断进行刷新。
DRAM控制器的各部分的作用自学（P213）3、动态RAM举例Inte l2164是64K×1的DRAM芯片，内部有4个128×128基本存储电路矩阵。
（1）引脚图（2）管脚功能①A0~A7：地址线；②WE：读/写控制线，WE=1为读出，WE=0为写入；③RAS：行选通信号；④CAS：列选通信号；⑤D in：数据输入；⑥D out：数据输出；⑦V cc：+5V，G N D：地。
（3）说明2164片内有64K个地址单元，需要16条地址线寻址。
采用行和列两部分地址，地址线只需8条。
内部有地址锁存器，利用外接多路开关，先由RAS信号选通8位行地址并锁存。
再由CAS信号选通8位列地址并锁存，16位地址选中64K存储单元之中一个。
ROM§5-3只读存储器ROM3 只读存储器一、特点ROM是将程序及数据固化在芯片中，数据只能读出，不能写入，也不会丢失，ROM中通常存储操作系统的程序（BIOS）或用户固化的程序。
二、分类1、掩膜型ROMROM中信息是在芯片制造时由厂家写入的，用户对这类芯片无法进行任何修改。
2、可编程只读存储器PROM将设计的程序固化进去后，ROM内容不可更改。
3、可擦除可编程只读存储器E PROM可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。
4、电可擦除可编程只读存储器EE PROM可编程固化程序，并可利用电来擦除芯片内容，以便重新固化新数据。
三、举例介绍一种E PROM的芯片2764。
1、引脚图2、引脚功能① A 0~A 12：地址线；② D 7~D 0：数据线，编程时为输入，读出时为输出；③ CE ：芯片的允许端，低有效；④ OE ：输出允许，低有效；⑤ PGM ：编程脉冲输入端，连编程控制信号；⑥ V pp ：编程电压；⑦ V cc：+5V 。
详细的工作原理自学P223。
§5-4 4 CP CP CPU U 与存储器的连接与存储器的连接一、需要考虑的问题（1）CPU 总线的负载能力一般来说，CPU 总线的直流负载能力可带一个TTL 负载，目前存储器基本上是MOS 电路，直流负载很小，主要负载是电容负载。
因此在小型系统中，CPU 可以直接和存储器芯片相连，在较大的系统中，必要时应加上数据缓冲器(例如74L S145)或总线驱动器来驱动存储器负载。
（2）CPU 的时序和存储器存取速度之间的配合（3）存储器的地址分配和片选每个芯片的片内地址，由CPU 的低位地址来选择。
如果一个存储器系统有多片芯片组成的时候，片选信号由CPU 的高位地址译码后取得。