实验一 QUARTUSII原理实验报告

实验一QUARTUSII原理图输入法实验
一，实验目的
熟悉利用Quartusll的原理图输入方法设计简单电子线路，掌握原理图输入法设计思路，掌握层次化设计的方法，并通过8位全家器和5-24线译码器的设计把握利用EDA软件进行电子线路设计的详细流程。

二，实验内容
1，用原理图输入设计一个一位全加器
三，实验原理
1，一个一位全加器可以由两个一位半加器和一个或门构成，先用原理图输入法绘制半加器文件，然后生成半加器模块，保存在当前文件夹。

然后新建一个原理图文件，在当前文件夹中调用2个新生成的半加器模块和一个或门。

然后用导线连接即可。

具体步骤参见课本及半加器和全加器原理图参见课本相关章节。

四，实验设备
Pc机Quartusll软件
五，实验截图
六，实验心得体会。