微机原理05

第五章处理器总线时序和系统总线
§1 8086的引脚功能
8086是一个双列直插式、40个引脚的器件，它的引脚功能与系统的组态有关。

✧最小模式：在系统中只有8086或8088一个微处理器，所有的总线控制信号
都直接由8086或8088产生
通常，在一个工作于最小模式的系统中，控制线并不需要用总线收发器驱动。

当然，如果系统中存储器和外设接口芯片多，出于需要，也可以使用总线收发器。

✧最大模式：在系统中总是包含两个或两个以上的微处理器，其中一个主处理
器就是8086或8088，其他的处理器称为协处理器。

8087是数值运算协处理器，能实现多种类型的数值操作；8089是输入输出协处理器，可以直接为输入输出设备服务。

最大模式配置和最小模式配置有一个主要的差别，就是在最大模式下，需要用外加电路来对CPU发出的控制信号进行变换和组合，以得到对存储器和I/O端口的读写信号和对锁存器8282及总线收发器8286的控制信号。

在最大模式系统中，需要用总线控制器来变换和组合控制信号的原因就在于：在最大模式系统中，一般包含2个或多个处理器，这就需要解决主处理器和协处理器之间的协调工作问题和对总线的共享控制问题。

✧8086的引脚信号和功能
8086的数据线和地址线是复用的，这种总线称为多路总线。

在某一时刻总线上出现的是地址，而在另一时刻，总线上出现的将是数据。

CPU被复位(必须至少保持4个有效高电平)后，系统将从FFFF0H处开始执行指令。

输出信号的引脚，都通过三态门(输出低阻低电平、输出低阻高电平和输出高阻态)与总线相连。

§2 8086处理器时序
✧时序
指令周期：执行一条指令所需要的时间
机器周期(CPU周期)：计算机完成一个基本操作所花费的时间
时钟周期：处理操作的最基本单位
指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。

时钟周期
时钟周期
时钟周期
8086中不同的指令的指令周期是不等长的，最短的指令是一个字节，大部分指令是两个字节，最长的指令可能要6个字节。

指令的最短执行时间是两个时钟周期，最长的需要200个时钟周期。

✧总线周期
一个最基本的总线周期由4个时钟周期组成，这4个时钟周期分别称为
4个状态：T
1状态、T
2
状态、T
3
状态和T
4
状态。

只有在CPU和内存或I/O接口之间传输数据，以及填充指令队列时，CPU 才执行总线周期。

T1状态：CPU往多路复用总线上发出地址信息
T2状态：CPU从总线上撤销地址，准备传输数据；输出状态信息
T3状态：传输数据；输出状态信息
T W状态：当外设或存储器速度较慢时会在T3后插入1个或多个T W状态 T4状态：总线周期结束
✧ 存储器读周期
A 19-A 16/S 6AD 15时钟
存储器/端口
地址/状态
地址/数据地址锁存读控制状态信息
T 1状态：发出存储器选通信号、A 19～A 0地址信号、地址锁存信号 T 2状态：撤销地址，输出状态信息；发出读控制信号 T 3状态：传输数据，输出状态信息
T W 状态：当外设或存储器速度较慢时会在T 3后插入1个或多个T W 状态 T 4状态：总线周期结束 ✧ 存储器写周期
时钟
存储器/端口
地址/状态
地址/数据地址锁存写控制状态信息
A 19-A 16/S 6AD 15
T 1状态：发出存储器选通信号、A 19～A 0地址信号、地址锁存信号 T 2状态：撤销地址、输出数据，输出状态信息；发出写控制信号 T 3状态：传输数据，输出状态信息
T W 状态：当外设或存储器速度较慢时会在T 3后插入1个或多个T W 状态 T 4状态：总线周期结束 ✧ I/O 读和I/O 写周期
8086的基本I/O 总线周期时序与存储器读写的时序相类似，但通常I/O 接口电路的工作速度较慢，往往要插入等待状态。

✧空闲周期
若CPU不执行总线周期，则总线接口执行空闲周期(一系列的T
1
周期)。

在这些空闲周期，CPU在高位地址线上仍然驱动上一个机器周期的状态信息。

✧中断响应周期
当外部中断源，通过INTR或NMI引线向CPU发出中断请求信号时，若是INTR线上的信号，则只有在标志位IF=1(即CPU处在开中断)的条件下，CPU才会响应。

CPU在当前指令执行完以后，响应中断。

在响应中断时，CPU执行两个连续的中断响应周期。

AD1
第一个中断响应周期：CPU使AD15～AD0浮空
第二个中断响应周期：被响应的外设向数据总线送一个字节的中断向量号，CPU读入后就可根据中断向量表找到中断服务程序的入口地址，转
向中断服务
✧系统复位
8086要求复位脉冲的有效电平，必须至少持续四个时钟周期。

8086复位后执行的第一条指令，存放在绝对地址为0FFFF0H的内存单元。

从0FFFF0H单元开始，存放一条段间转移指令JMP，以转移到系统程序的实际开始处。

✧CPU进入和退出保持状态
当系统中有别的总线主设备请求总线时，向CPU输送请求信号HOLD，HOLD信号可以与时钟异步，则在下一个时钟的上升沿同步HOLD信号。

CPU接收同步的HOLD后，在当前总线周期的T
4或下一个总线周期的T
1
后沿输出保持响应信号HLDA，紧接着从下一个时钟周期开始CPU就让出总线。

当外设的DMA传送结束，它将使HOLD信号变低，HOLD信号是与CLK异步的，则在下一个时钟的上升沿同步，在紧接着的下降沿使HLDA信号变为无效。

§3 系统总线
采用一组公共的信号线作为微型计算机各部件之间的通信线，这种公共信号线就称为总线。

总线是各部件联系的纽带，在接口技术中扮演着重要的角色。

随着微型计算机硬件的发展，总线技术也不断地发展与更迭。

一、概述
✧总线的分类
片内总线：位于微处理器芯片的内部，用于算术逻辑单元与各寄存器或其他功能单元之间的相互连接
片总线(元件级总线、局部总线)：是单板计算机或插件板的板内总线，用于各芯片之间的连接
内总线(微机总线、板级总线、系统总线)：用于微型计算机系统各插件板之间的连接是微机系统的最重要的一种总线
外总线(通信总线)：用于系统之间的连接
✧总线的特性
物理特性：指物理连接的方式
功能特性：指一组总线中，每一根线的功能是什么
电气特性：定义每根线上信号传输的方向、有效电平范围
时间特性：每根线的时序
✧总线的类型
地址总线：用来传输地址的信号线，地址线的数目决定了直接寻址的范围。

地址总线均为单向，三态总线。

数据总线：用来传输数据和代码的信号线。

数据总线为双向，三态总线。

控制总线：传输控制信号的信号线，用来实现命令、状态传送、中断、
直接存储器传送的请求与控制信号传送，以及提供系统使用的时钟和复
位信号等。

控制总线根据不同的使用条件，有双向也有单向，有三态也
有非三态(无高阻态)。

电源和地线：决定了总线使用的电源种类及地线分布和用法。

备用线：留作功能扩充和用户的特殊要求使用。

✧总线的操作过程
申请阶段：当系统总线上有多个主控模块时，需要使用总线的主控模块提出申请，由总线仲裁部分确定把下一个传输周期的总线使用权授给哪
一个模块
寻址阶段：取得总线使用权的主控模块，通过总线发出本次打算访问的从属模块的地址及有关命令，以启动参与本次传输的从属模块 传输阶段：主控模块与从属模块之间进行数据传输
结束阶段：主控模块的有关信息从系统总线上撤除，让出总线
✧总线的数据传输方式
同步式传输：主从设备进行一次传送所需的时间(传输周期或总线周期)是固定的，其中每一步骤的起止时刻，也都是严格的规定，都以系统时
钟来统一步伐。

主从模块之间的时间配合是强制同步的。

同步传输动作简单，但要解决各种速率的模块的时间匹配。

异步式传输：异步传输采用“应答式”传输技术。

根据模块的速率自动调整响应的时间，接口任何类型的外围设备，都不需要考试该设备的速度，从而避免同步式传输的缺点。

半同步式传输：是同步、异步方式的折中。

对能按预定时刻，一步步完成地址、命令和数据传输的从模块，完全按同步方式传输；而对不能按预定时刻传输地址、命令和数据的慢速
设备，则利用READY信号，强制主模块延迟等待若干个时钟周期，协调
主从模块之间的数据传输。

二、常见总线
✧PC总线：IBM-PC及XT使用的总线
✧ISA总线：AT总线，是在PC总线的基础上扩展而成的
✧PCI总线：外部设备互连总线，能与其他总线互连
高性能
低成本
使用方便
寿命长
可靠性高
灵活
数据完整
软件兼容
✧USB总线：通用串行接口，允许外设在开机状态下热插拔，最多可串接127
个外设，传输速率可达480MB/S，可以向低功耗的低压设备提供5伏电源。

低速：1.5Mbps
全速：12Mbps
高速(USB 2.0)：480Mbps
超速(USB 3.0)：4.8Gbps
✧1394总线：外部串行接口，允许外设在开机状态下热插拔，传输速率可达
400MB/S，最多可支持63个节点的1394设备串联，允许两结点间的距离最大为4.5米。

具有两种数据传输模式：同步传输与非同步传输，同步传输模式会确保某一连线的频宽。

对于即时影像而言这是相当重要的，因为影音数据都会有其时间上的限制，无法接受过久的延迟。

1394a：400Mbps
1394b：800Mbps
1394 S3200：3.2Gbps。