基于Wishbone总线结构的情景式IP核测试方案

基于Wishbone总线结构的情景式IP核测试方案
周俊;张金艺
【期刊名称】《上海大学学报（自然科学版）》
【年(卷),期】2005(011)005
【摘要】随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率.
【总页数】6页(P460-464,471)
【作者】周俊;张金艺
【作者单位】上海大学,通信与信息工程学院,上海,200072;上海大学,通信与信息工程学院,上海,200072
【正文语种】中文
【中图分类】TN4
【相关文献】
1.基于Wishbone总线的UART IP核设计 [J], 王振华;何明华
2.基于Wishbone总线的CRC32 IP核的设计 [J], 张德学;桑圣锋
3.基于Wishbone片上总线的IP核的互联 [J], 陈光武;范多旺;于超;石文静
4.基于WISHBONE片上总线的USB2.0设备控制器IP核的设计 [J], 孙爱良;徐磊
5.基于Wishbone总线接口的以太网IP核设计 [J], 宋仁银;许川佩
因版权原因，仅展示原文概要，查看原文内容请购买。