基于温度补偿的无运放低压带隙基准源设计

基于温度补偿的无运放低压带隙基准源设计
李凯;周云;蒋亚东
【摘要】设计了一种带温度补偿的无运放低压带隙基准电路.提出了同时产生带隙基准电压源和基准电流源的技术,通过改进带隙基准电路中的带隙负载结构以及基准核心电路,基准电压和基准电流可以分别进行温度补偿.在0.5μmCMOSN阱工艺条件下,采用spectre进行模拟验证.仿真结果表明,在3.3V条件下,在-20～100℃范围内,带隙基准电压源和基准电流源的温度系数分别为35.6ppm/℃和
37.8ppm/℃,直流时的电源抑制比为-68dB,基准源电路的供电电压范围为2.2～4.5V.%A low voltage bandgap reference circuit with temperature compensation but without operational amplifier is designed. Techniques for generating both the bandgap reference voltage source and reference current source are proposed. By modifying the bandgap load or the reference core circuit in the bandgap reference circuit, the temperature dependences of the reference voltage output and the current output can be compensated separately. The Spectre is adopted to carry out the simulation verification under the condition of 0. 5 μm CMOS N well technology. The simulation result shows that while they are operating at 3.
3 V and in-20 °C ~ 100 °C , the temperature coefficients of bandgap reference voltage source and the current source are 35. 6 ppm/°C and 37.
8 ppm/°C PSRR is -68 dB at DC, and the power supply voltage of the reference source circuit is at the range of 2. 2~4. 5 V.
【期刊名称】《现代电子技术》
【年(卷),期】2012(035)004
【总页数】4页(P145-147,151)
【关键词】基准电压;基准电流;带隙负载结构;温度系数;电源抑制比
【作者】李凯;周云;蒋亚东
【作者单位】电子科技大学电子薄膜与集成器件国家重点实验室,四川成都610054;电子科技大学电子薄膜与集成器件国家重点实验室,四川成都610054;电子科技大学电子薄膜与集成器件国家重点实验室,四川成都610054
【正文语种】中文
【中图分类】TN919-34
带隙基准源是集成电路中一个重要的单元模块。

目前，基准电压源被广泛应用在高精度比较器、A/D和D/A 转换器、动态随机存取存储器等集成电路中[1-2]。

随着大规模集成电路的发展，具有低温漂的基准电压源与基准电流源越来越多地被要求设计在同一个集成电路中。

传统的带隙基准源电路一般以产生低温漂的基准电压为设计目的，由于薄膜电阻阻值受温度影响，并不能得到温度特性较好的基准电流。

本文结合低压技术，利用薄膜电阻的正温度系数对基准电流进行补偿，通过改进带隙基准电路中的带隙负载结构对基准电压进行补偿，基准电压和基准电流可以同时分别进行温度补偿。

提出一种同时产生稳定低压基准电压源和基准电流源的低功耗电路。

此基准电路结构简单、占用芯片面积小、功耗低，可以广泛应用于各种集成电路中。

1 传统低电压带隙基准源
图1为传统低压带隙基准电压源[3-6]的原理示意图。

双极性晶体管的基极-发射极电压Vbf，具有负温度系数，当温度为300 K时，其温度系数一般为-1.5 mV/K。

而热电压VT具有正的温度系数，其温度系数为+0.087 mV/K[7]。

由于运算放大器组成反馈环路，X点与Y点电压相同，M点与N点电压相同，电阻R1的压降就等于Q1与Q2的电压差ΔVbe，输出电流Iref与输出电压Vref可以分别表示为：
(1)
(2)
若考虑电阻的温度系数TCR：
(3)
由式(1),(2)可得：
(4)
(5)
选取合适的电阻比例(R2+R3)/ R1，可以得到与温度无关的基准电压Vref，但是由于R2与R3的温度系数TCR不为零，则不能得到与温度不相关的电流Iref。

2 改进的低电压带隙基准负载结构
由式(5)可得，要得到在一定温度范围内与温度零相关的基准电流I(T0)，电阻温度系数TCR必须满足：
(6)
电阻温度系数TCR可以表示为：
(7)
图1 传统低电压带隙基准源
通过调整电阻的阻值可达到上式要求，但在这种情况下，式(2)中的基准电压V(T0)就一定不与温度零相关，为了产生在一定温度范围内与温度无关的基准电压Iref，现引入了一种新的负载结构，图1中的负载电阻R4可改成如图2中Rz的结构，基准电压Vref可以表示为：
(8)
由上可知，满足式(7)时，可以得到在一定温度范围内与温度零相关的基准电流
I(T0)，要得到在一定温度范围内与温度无关的基准电压Vref，必须满足：
(9)
由于电压Vbe的温度系数室温下为-1.5 mV/K，所以要选择具有正温度系数的电阻以满足式(9)的要求。

在CMOS工艺中的扩散电阻和阱电阻阻值是随着温度的升高而增大的，符合电路设计要求。

图2 一种新的负载结构
3 改进的无运放低电压带隙基准电路
为了使电路的功耗进一步降低，提出了一种无运放低电压基准电路，将图2中的负载结构放入该基准电路中，得到如图3中的改进的无运放带隙基准电路，此电
路中流过节点X和Y的电流分别为sI，s为常数，其大小可通过改变相关MOS管的宽长比调节，令流过管M3a与管M4a的电流均为sk1I，流过管M3b与管
M4b的电流均为sk2I，可通过调节k1与k2的值来调节流过电阻R4的电流，改进的带隙基准电路可以更好的调节电路中各支路电流的大小，从而可以更精确的得到需要的基准电流值和基准电压值。

基准电流Iref和基准电压Vref分别表示为：
(10)
(11)
(12)
图3 改进的带隙基准电路
由式(10)和(11)可知，基准电压Vref和基准电流Iref有不同的温度补偿方式，如果要求Vref和Iref同时与温度零相关，必须满足以下条件：
(13)
(14)
由公式(10)～(14)可得：
(15)
VbG0=Vbe2+GΔVbe
(16)
式中VbG0约为1.25 V，对于设计所需要的基准电流值，根据式(15)可以更好地
选择薄膜电阻值的大小。

4 电路仿真结果
本文设计的带隙基准源的整体版图如图4所示。

图4 带隙基准电路版图设计
面积为148 μm×120 μm。

基于0.5 μm CMOS工艺，通过spectre对图3所示
的电路进行仿真优化[8]。

在电源电压为3.3 V的条件下，温度从-20～120 ℃变化时，得到图5所示输出电压Vref随温度变化仿真曲线图，温度系数为35.6
ppm/℃。

图6是得到的输出电流Iref随温度变化仿真曲线图，温度系数为37.8 ppm/℃。

这说明了电路可以同时提供温度补偿的低温漂基准电压和基准电流。

基准电压的PSRR特性如图7所示，在直流情况下，PSRR为-68 dB。

图5 基准电压温度特性曲线
图6 基准电流温度特性曲线
图7 基准电压PSRR特性曲线
5 结语
基于低电压带隙基准源的基本原理，提出一个可以同时提供温度补偿的低压基准电压和基准电流的电路设计。

设计中用具有正温度系数的薄膜电阻对基准电流进行温度补偿，通过改进带隙基准电路中的带隙负载结构对基准电压进行补偿，同时得到了低温漂的基准电流和基准电压。

仿真结果表明，在-20～120℃的温度范围内，
基准电压和基准电流的温度系数均小于40 ppm/℃，具有较好温度特性，直流时
的电源抑制比为-68 dB。

此电路设计结构简单，可以广泛应用于各种集成电路中。

参考文献
[1] GUNAWAN M, MEIJER G C M, FONDERIE J, et al. A curvature-corrected low-voltage bandgap referance [J]. IEEE Journal of Solid State Circuits, 1993, 28 (6): 667-670.
[2] XING Xin-peng, LI Dong-mei,WANG Zhi-hua, et a1. An overview of the research on CMOS bandgap reference sources [J]. Microelectronics, 2008, 38 (1): 57-63.
[3] BANBA H, SHIGA H, MMEZAWA A, et a1. A CMOS bandgap reference circuit with sub-l-V operation [J]. IEEE Journal of Solid-state Circuit, 1999, 34 (5): 670-674.
[4] ANNEMA A J. Low-power bandgap reference featuring DTMOST's [J]. IEEE Journal of Solid-state Circuits,1999,34(7):949-955.
[5] LEUNG N K, MOK P K T.A sub-l V 15 ppm CMOS bandgap voltage reference without requiring low threshold voltage device [J]. IEEE Journal of Solid-state Circuits, 2002, 37 (4): 526-530.
[6] BONI A. OP-amps and startup circuits for CMOS bandgap reference with near 1 V supply [J]．IEEE Journal of Solid State Circuit, 2002, 37 (10): 1339-1343.
[7] 毕查德·拉扎维．模拟CMOS集成电路设计[M]．西安：西安交通大学出版社，2003．
[8] 何乐平，王忆．模拟集成电路设计与仿真[M]．北京：科学出版社，2008．
[9] 王峰，闫卫平.一种CMOS带隙基准电压源设计[J].现代电子技术，2008，
31(4)：4-8．
[10] 胡养聪，周伟，周长胜．一种无运放电流模式带隙基准设计[J]．现代电子技术，2010，33(4)：19-22，34．。