微机原理与接口技术第6章PPT课件

习题6
6.1 利用全地址译码将6264芯片接在8088的系统总线上， 其所占地址范围为BE000H～BFFFFH，试画连接图。
6.2 试利用6264芯片，在8088系统总线上实现 00000H～03FFFH的内存区域，试画连接电路图。
6.3 叙述EPROM的编程过程。说明EEPROM的编程过 程。
译码器74LS138的工作条件是G1=1，G2A=0，G2B=0，译码 输入端为C、B、A，故输出有八种状态，因规定CS低电平选中 存储器，故译码器输出也是低电平有效。
A1
B2
C3
G2A
4
G2B
5
G1
6
Y7
7
GND 8
16
VCC
15 Y0
14
Y1
13
Y2
12
Y3
11 10
Y4 Y5
9
Y6
G1 G2A G2B
1) 读方式 读方式是2764A通常使用的方式，此时两个电源 引脚VCC和VPP都接至+5 V。 PGM＝1，CE＝0、OE＝0。
2) 备用方式 CE为高电平，没有选中芯片，输出端为高阻态。 3) 编程方式 这时，VPP接+12.5 V，VCC仍接+5 V。 CE＝0，输出允许信号OE＝1。每写一个地址单 元，都必须在PGM引脚端给一个低电平。
第6章 主 存 储 器
6.1 概 述
存储器芯片在标定存储器容量时，经常同时标出 存储单元的数目和每个存储单元的位数，因此有
存储器芯片容量=单元数×位数
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
单元数＝ 2地址线数量 位数＝数据线数量
6.2 随机存储器(RAM)
Y 1 =0，其余为1
Y 2 =0，其余为1
Y 3 =0，其余为1 Y 4 =0，其余为1 Y 5 =0，其余为1 Y 6 =0，其余为1 Y 7 =0，其余为1 Y 0 ～Y 7 全为1
6.6 存储器的扩展及其控制
6.6.1 主存储器容量的扩展
要组成一个主存，首先要考虑选片的问题，然后就是如
何把芯片连接起来的问题。根据存储器所要求的容量和选定
WE OE D7～D0
CS A13～A0 16K×8
WE OE D7～D0
CS A13～A0 16K×8
WE OE D7～D0
CS A13～A0 16K×8
WE OE D7～D0
完成扩展后理解为一片新的大“芯片”
A15A14=00，选中第一片；
A15A14=01，选中第二片；
……
4个芯片的地址分配如下：
4个芯片的地址线A13～A0、数据线D7～D0及读 写控制信号都是同名信号并联在一起。
由地址译码器产生新增的高位地址线A15、A14以
及四个片选信号。
A13～A0
A15～A0
A15～A14
CS3
CS WE OE
D7～D0
Y3 译 码 Y2 器 Y1
Y0
CS2 CS1 CS0
CS A13～A0 16K×8
第一片 最低地址 0000 0000 0000 0000B
0000H
最高地址 0011 1111 1111 1111B
3FFFH
第二片 最低地址 0100 0000 0000 0000B
4000H
最高地址 0111 1111 1111 1111B
7FFFH
第三片 最低地址 1000 0000 0000 0000B
2. 字扩展
字扩展：仅扩展字数（增加地址线），而位数不
变。字扩展将芯片的地址线、数据线、读写线并联，
由各存储芯片的片选信号组合成新增的地址线。
如用16 K×8的SRAM组成64 K×8的存储器，所需
芯片数为
64K8 4片 16K8
分析：原SRAM有14条地址线，8条数据线；
目标为16条地址线，8条数据线。
6.4 已有2片6116，现欲将它们接到8088系统中去，其 地址范围为40000H到40FFFH，试画连接电路图。写入某数 据并读出与之比较，若有错，则在DL中写入01H；若每个 单元均对，则在DL写入EEH，试编写此检测程序。
6.5 若利用全地址译码将 EPROM 2764(128 或 256)接在首地 址为 A0000H 的内存区，试画出电路图。
MEMR
&
MEMW
G 2A
Y0
A19
G
A17 A16
≥1
G 2B
A15
C
Y4 Y6
A14 A13
B A 138
Y7
图6.26 习题6.10译码器连接图
RAM、ROM的共同特点：
• 都有功能相当于CS片选信号的引脚； • 都有功能相当于读信号RD和写信号WR的输入引脚。
这些共同点说明，总线与存储器连接时，无论是RAM 或ROM，只要把地址线、数据线、CS、RD、WR与总 线接起来就可以使用。
6.4 CPU与存储器的连接
1. 地址译码器74LS138
6.8 某以 8088 为 CPU的微型计算机内存 RAM区为 00000H～ 3FFFFH，若采用 6264、62256、2164 或 21256 各需要多少片芯片?
6.9 试用SRAM62128 构成内存地址范围为 2A000H～39FFFH 的存储器，试画出连接电路图。
6.10 试判断 8088 系统中存贮系统译码器 74LSl38 的输出 Y0 、 Y4 、 Y6 、和 Y7 ，所决定的内存地址范围，见图 6.26 所示。
18
CS
17
D7
D0
9
16
D6
片选CS、输出允许OE和读写控制WE。D1 10 15 D5
D2
11 14
D4
GND
12 13
D3
Intel 6116存储器芯片的工作过程如下：
读出时，地址输入线A10～A0送来的地址信号，经 译码后选中一个存储单元(其中有8个存储位)，由CS、 OE、WE构成读出逻辑(CS=0，OE=0，WE=1)，被选中 单元的8位数据送到D7～D0输出。写入时，CS=0， OE=1，WE=0，从D7～D0端输入的数据写到存储单元 的8个存储位中。当CS=1时，没有读写操作。
C B A
& EN Y7
译 码 电 路
Y0
…
表6-5 74LS138译码器真值表
G1 1
G2A G2B
00
1 00
1 00
1 00
1 00
1 00
1 00
1 00
不是上述情况
C BA 0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 11 ×××
译码输出 Y 0 =0，其余为1
6.6 内存地址从 40000H 到 BBFFFH 共有多少 KB? 6.7 某机器中，已知配有一个地址空间为 0000H～3FFFH 的 ROM 区域，现在再用一个 RAM 芯片(8 K ×8)形成 40 K ×16 的 RAM 区域，起始地为 6000H。假设 RAM 芯片有 CS 和 WE 信号控制端， CPU 的地址总线为 A15～A0，数据总线为 D15～D0，控制信号为 R/W(读/写)， MREQ (访存)，要求： (1) 画出地址译码方案。 (2) 将 ROM 与 RAM 同 CPU 连接。
8000H
最高地址 1011 1111 1111 1111B
BFFFH
第四片 最低地址 1100 0000 0000 0000B
C000H
最高地址 1111 1111 1111 1111B FFFFH
3. 字和位同时扩展 当构成一个容量较大的存储器时，往往需要在字 数方向和位数方向上同时扩展，这将是前两种扩展的 组合。 先进行位扩展，扩展完毕后把芯片组看成字扩展 的基本芯片单元，再进行字扩展。例如16K×1扩展为 64K×8，先进行位扩展为16K×8，然后再字扩展为 64K×8。 注意：字/位扩展都是为了增大存储器容量，而图 2.6分奇/偶地址的连接方式并不是字/位扩展。
16K8 8片 16K1
分析：原SRAM有14条地址线，1条数据线； 目标为14条地址线，8条数据线。
地 址
A0
…
总 线 A13
…
数 D0 据 总 线
D7
图6.23 位扩展连接举例
1 16K×1
D0
3 2
D0 D0
6 5 4
D0
D0
D0
7
8
__ _C_S_
_W_E_
D0
D0
OE
完成扩展后的芯片组和连接线在使用时可看成一 个整体，即把它们理解为一片新的大“芯片”
的存储芯片的容量，可以计算出总的芯片数，即
总片数
总容量 容量/片
例如：存储器容量为8 K × 8位，若选用1 K × 4位的存储芯
片，则需要：
8K882片16片 1K4
1. 位扩展 位扩展：只扩展位数 (加大字长，增加数据线)， 字数不变。位扩展的连接方式是将各存储芯片的地址 线、片选线和读写线相应地并联起来，而将各芯片的 数据线单独列出。 如用16 K × 1的SRAM芯片组成16 K × 8的存储器， 所需芯片数为
6.2.1 静态RAM
常用的典型SRAM芯片有6116、 A7 1 24 VCC
A6
2
23
A8
6264、62256、628128等。6116芯片
A5 A4
3 4
22 21
A9
WE
的容量为2 K×8 bit，有204819
OE
A 10
A1
7
元，需11根地址线。控制线有三条， A0 8
6.3 只读存储器(ROM)
典型EPROM芯片介绍
EPROM芯片有多种型号，如2716(2 K×8 bit)、 2732(4 K×8 bit)、2764(8 K×8 bit)、27128(16 K×8 bit)、 27256(32 K×8 bit)等。下面以2764A为例，介绍 EPROM的性能和工作方式。
Intel 2764A有13条地址线，8条数据线，2个电压 输入端VCC和VPP，一个片选端CE(功能同CS)，此外还 有输出允许OE和编程控制端PGM。
D7
D0
OE
输出允许
PGM
CE
编程逻辑
输出缓冲
…… ……
A12
Y译 码
A8
A7
X译 码
A0
Y门
2 5 6 ×2 5 6 存储矩阵
图6.11 2764A功能框图