实验六 MSI组合逻辑电路的逻辑功能测试

实验六MSI 组合逻辑电路的逻辑功能测试
一、实验目的
熟悉中规模全加器、译码器、数据选择器组件的逻辑功能、外形及外引线排列。

二、实验仪器与器材
1．XST-5B 数字电路实验装置、实验模板 2．集成电路：
74LS283、74LS138、74LS153、74LS151 3．导线若干、+5V 电源 三、预习要求
预习半加器、全加器、译码器、数据选择器的逻辑功能。

四、实验内容与步骤 1．全加器的逻辑功能测试
表6-1是全加器的真值表，其中i A ，i B 表示两个加数，1i C -表示来自低位的进位，i S ，i C 表示相加后得到的和及进位。

1i i i i S A B C -=⊕⊕ 1()i i i i i i C A B C A B -=⊕+
将全加器的输入端i A ，i B ，1i C -分别接逻辑电平，输出i S ，i C 接状态显示灯（LED ），按表6-1所列i A ，i B ，1i C -的状态，测试i S ，i C 的相应状态，将测试结果与表6-1进行比较。

2．译码器逻辑功能测试
表6-2是3线/8线译码器74LS138的真值表。

按表中给定的输入状态。

测试输出，将测得的结果与表6-2进行比较。

表6-2
3．数据选择器逻辑功能测试
①表6-3是4选1数据选择器74LS153的功能表，按表中给定的输入状态。

测试输出，将测得的结果与表6-3进行比较。

表6-3
②八选一数据选择器74LS151功能测试（自己根据管脚排列和测试结果写出功能表及函数表达式）
五、实验报告
1、整理实验结果、图表，并对实验结果进行分析讨论。

2、写出各芯片的函数表达式。

3、总结本次实验体会。