2021年重庆工商大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年重庆工商大学计算机科学与技术专业《计算机组成原理》科目
期末试卷A（有答案）
一、选择题
1、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（）。

A.EA=D+（IX）
B.EA=（D）+（IX）
C.EA=（D+（IX））
D.EA=D+IX
2、下列关于各种寻址方式获取操作数快慢的说法中，正确的是（）。

I.立即寻址快于堆栈寻址
Ⅱ.堆栈寻址快于寄存器寻址
Ⅲ.寄存器一次间接寻址快于变址寻址
Ⅳ.变址寻址快于一次间接寻址
A. I、IV
B.Ⅱ、Ⅲ
C.I、Ⅲ、IV
D.Ⅲ、Ⅳ
3、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。

A.原部分积加[-x]补，然后右移一位
B.原部分积加[x]补，然后右移一位
C.原部分积加[-x] 补，然后左移一位
D.原部分积加[x]补，然后左移一位
4、假设机器字长为8位（含两位符号位），若机器数DA日为补码，则算术左移一位和算术右移一位分别得（）。

A.B4H EDH
B.F4H 6DH
C.B5H EDH
D.B4H 6DH
5、float类型（即IEEE754标准中的单精度浮点数格式）能表示的最大整数是（）。

A.2126-2103
B.2127-2104
C.2127-2105
D.2128-2104
6、访问相联存储器时，（）
A.根据内容，不需要地址
B.不根据内容，只需要地址
C.既要内容，又要地址
D.不要内容也不要地址
7、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆
Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的
Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
IV.半导体RAM是非易失性的RAM
A.I、Ⅲ
B.只有Ⅲ
C.Ⅱ、IV
D.全错
8、CPU中的译码器要用（）。

A.地址译码人
B.指令译码
C.数据译码1
D.控制信号译码
9、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

该机的
MIPS数是（）。

A.100
B.200
C.400
D.600
10、关于总线的叙述，下列说法正确的是（）。

I.总线忙信号由总线控制器建立
II.计数器定时查询方式不需要总线同意信号
III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询
A.仅I、III
B.仅II，III
C.仅III
D.仅II
11、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。

A.132MB/s
B.264MB/s
C.528MB/s
D.1056MB/s
12、下列关于指令流水线数据通路的叙述中，正确的是（）。

A.包含生成控制信号的控制部件
B.包含算术逻辑运算部件ALU
C.包含通用寄存器组和取指部件
D.由组合逻辑电路和时序逻辑电路组合而成
13、指令寄存器中寄存的是（）
A.下一条要执行的指令
B.已执行完了的指令
C.正在执行的指令
D.要转移的指令
14、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）。

A.PCI
B
C.AGP
D.PCI-Express
15、中断响应是在（）
A.一条指令执行开始
B.一条指令执行中间
C.一条指令执行之术
D.一条指令执行的任何时刻
二、填空题
16、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。

17、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不同用途的编码。

18、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。

19、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要
________位二进制码。

20、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。

21、CPU能直接访问______和______但不能直接访问磁盘和光盘。

22、中断处理需要有中断________。

中断________产生，中断________等硬件支持。

23、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存储器中用来存放_________.
24、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。

25、指令寻址的基本方式有两种，______方式和______方式。

三、名词解释题
26、不按写分配：
27、总线事务：
28、阶码：
29、单独编址：
四、简答题
30、简述CPU的主要功能。

31、简述多重中断系统中CPU响应中断的步骤。

32、I/0设备有哪些编址方式，各有何特点？
33、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

五、计算题
34、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

35、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。

假设一条指令最长执行时间为25s。

试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
36、现有64K×2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小，并说明有几种解法。

六、综合题
37、用16K×16位的SRAM芯片构成64K×32位的存储器。

要求画出该存储器的组成逻辑框图。

38、某计算机字节长为16位，主存地址空间大小为128KB，按字编址。

采用单字长指令格式，指令各字段定义如图所示。

15 12 11 6 5 0
转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见表
寻址方式的定义
回答下列问题：
1）该指令系统最多可有多少指令？该计算机最多有多少个通用寄存器？存储地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？
2）转移指令的目标地址范围是多少？
3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“add（R4），（R5）+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表
示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？
39、某程序中有如下循环代码段p：“for（int i= 0；i < N；i++）
sum+=A[i]；”。

假设编译时变量sum和i分别分配在寄存器R1和R2中。

常量N在寄存器R6中，数组A的首地址在寄存器R3中。

程序段P起始地址为0804 8100H，对应的汇编代码和机器代码见下表。

执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：
OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。

请回答下列问题，并说明理由。

1）M的存储器编址单位是什么？
2）已知sll指令实现左移功能，数组A中每个元素占多少位？
3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。

4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID （译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？
参考答案
一、选择题
1、B。

先间址后变址，这里需要理清“先间址”的这个间址指的是D，而不是1X，如果是IX的话那就变成了寄存器间接寻址了
2、C
3、B
4、A
5、D
6、A
7、D
8、B
9、C
10、D
11、C
12、A
13、C，
14、B
15、C
二、填空题
16、程序地址
17、输入编码内码字模码
18、cache 浮点存储
19、4 7
20、阶码指对阶
21、cache 主存
22、优先级仲裁向量控制逻辑
23、内容行地址表段表、页表和快表
24、存储容量存取时间
25、字向位向
三、名词解释题
26、不按写分配：
cache不命中时的一种更新策略，写操作时该地址的数据块不从主存调入cache。

一般写回法采用按写分配法，写直达法则采用不按写分配法。

27、总线事务：
从总线的请求到完成总线的使用的操作序列。

28、阶码：
B4在浮点数据编码中，表示小数点的位置的代码。

29、单独编址：
采用内存地址空间和外围设备的地址空间分开编排地址。

四、简答题
30、答：CPU主要有以下四方面的功能：
（1）指令控制：程序的顺序控制，称为指令控制。

（2）操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送
往相应部件，从而控制这些部件按指令的要求进行动作。

（3）时间控制：对各种操作实施时间上的控制，称为时间控制。

（4）数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。

31、答：（1）、关中断。

暂时禁止所有中断；（2）、保护现场信息，包括保存pc的值；（3）、判别中断条件根据中断优先条件，从而确定中断服务程序的地址；（4）、开中断，设置cpu优先级为当前中断优先级，允许响应外部中断。

（5）、执行中断服务程序。

完
成中断请求的操纵；（6）关闭中断，暂时禁止所有中断；（7）恢复现场保护，包括pc
的值（8）、开中断，继续执行源程序；
32、答：统一编址和独立编址。

统一编址是在主存地址中划出一定的范围作为I/0地址，这样通过访存指令即可实现对1/0的访问。

但主存的容量相应减少了。

独立编址，I/0地
址和主存是分开的，I/0地址不占主存空间，但访存需专门的I/0指令。

33、答：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。

从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。

从内存读出的数据流流向
运算器（通用寄存器）。

五、计算题
34、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。

定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11"。

定点机中：[x]原=[x]补=[x]反=0.0001101000。

浮点机中：
[x]原=1，0011；0.1101000000。

[x]补=1，1101；0.1101000000。

[x]反=1，1100；0.1101000000。

35、解析：磁盘存储器转速为3000r/min，即50r/s。

每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。

由于5μs远小于25s，因此不能采用一
条指令执行结束响应DMA的请求方案。

应采用每个CPU机器周期末查询及响应DMA的请求方案。

36、解析：不妨设地址线和数据线的数目分别为x和y。

只需要满足2x×y=64K×2，有如下方案：
当y=l时，x=17：
当y=2时，x=16；
当y=4时，x=15；
当y=8时，x=14。

（可不用讨论y等于3、5、6这些情况，不然x就没法计算了）后面的就不用
计算了，肯定比前面的引脚数目多。

从以上分析可以看出，当数据线为1或2时，地址线和数据线引脚的数目之和
为18，达到最小，并且有两种解答。

六、综合题
37、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4
个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、
A14进行2-4译码
38、解析：
1）指令操作码占4位，则该指令系统最多可以有24=16条指令。

由于指令操作数占6位，其中3位指示寻址方式，寄存器编号占3位，因此该计算机最多可以有23=8个通用寄存器。

由于计算机字长为16位，因此存储器数据寄存器（MDR）至少为16位。

主存空间为128KB，按字（l6位）编址，寻址范围为0~64K，存储器地址寄存器（MAR）需16位（216=64K）。

2）寄存器为16位，指令中可寻址范围至少可达0~216-1。

主存地址空间为
216=64K，寻址范围也应该大于或等于64K。

因此，转移指令的目标地址范围是0~216-1。

3）汇编语句“add（R4）.（R5）+”对应的机器码。

对应的机器码写成十六进制为0010001100010101B=2315H：该指令的功能是将R4内容所指存储器单元的内容（源）与R5内容所指存储器单元（目标）的内容相加后，写到R5内容所指的存储器单元。

39、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。

1）已知计算机M采用32位定长指令字，即一条指令占4B，观察表中各指令的地址可知，每条指令的地址差为4个地址单位，即4个地址单位代表4B，一个地址单位就代表了1B，所以该计算机是按字节编址的。

2）在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。

3）由表可知，bne指令的机器代码为1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。

可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。

4）由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第2、3、4、6条指令都与各自前一条指令发生数据相关。

第6条指令会发生控制冒险。

当前循环的第五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。