龙芯 LS2J 型微处理器数据手册说明书
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
龙芯 LS2J 型微处理器数据手册
Revision 1.0.6 版
2014 年 2 月 中国科学院计算技术研究所 龙芯中科技术有限公司
修订历史
日期 2010.04.28 2011.03.29 2011.04.18 2013.05.28
版本 V1.0.1 V1.0.2
V1.0.3 V1.0.4
2013.07.10 2014.02.27
点运算速度每秒 32 亿次； 33MHz/66MHz PCI/PCI-X 控制器； DDR2 控制器，最高支持 333MHz； 2 个 1000M 自适应以太网控制器； 1 个标准串口控制器； 内部中断控制器； 支持 PS/2 键盘、鼠标。 采用 31mm x 31mm 的 WB CBGA500 封装形式。
龙芯 LS2J 型微处理器数据手册
目录
龙芯 LS2J 型微处理器数据手册 .....................................................................1 修订历史....................................................................................................................... II 芯片特点...................................................................................................................... III 目录 .............................................................................................................................IV 图目录..........................................................................................................................VI 表目录........................................................................................................................ VII 1 引言............................................................................................................................1 2 接口描述....................................................................................................................3
V1.0.5 V1.0.6
更新内容 AC/DC，封装信息 芯 片 特 点 ， CLKSEL 、 电 压 域 描 述 ， DDR2/3 SDRAM 控制器接口，7.7 节 增加 PCI 信号说明，修正 LPC 接口信号名 修正 3.3 节 PCI 使用外部仲裁的描述 产品名称由“龙芯 2G+”改为“龙芯 LS2J” 公司名称由“北京龙芯中科技术服务中心有限公 司”改为“龙芯中科技术有限公司” 修正封装尺寸图，芯片特点描述 修正表 7.1，增加表 7.2，修改封面标识
芯片特点
采用 65nm CMOS 工艺； 核心电源电压：1.1V 最大时钟频率：800MHz 指令集体系结构：MIPS；指令集：MIPS64 总线结构：访存接口采用 DDR2，I/O 接口采用 PCI 总线； 机器周期：1.25ns；内部时钟频率：800MHz； 指令速度：四发射结构，主频乘 4（即 3200）MIPS； 寄存器数量：定点 32 个，浮点 32 个； 中断类型：多极中断向量； 地址访问模式：基于页式机制的虚实地址转换访问模式； 地址位数：64 位；数据线位数：64 位；可管理存储位数：64 位； I/O 总线宽度：32 位； 功耗：≤8W； Cache：一级指令 Cache 和数据 Cache，大小各为 64KB； 支持 1MB 片内二级 Cache； 支持 Cache 一致性协议； 定点运算速度每秒 16 亿次，单精度浮点运算速度每秒 64 亿次，双精度浮
2.1 接口信号模块 ....................................................................................................3 2.2 PCI 总线接口信号..............................................................................................4 2.3 GMAC RGMII 接口信号 ...................................................................................5 2.4 DDR2/3 SDRAM 总线接口信号 .......................................................................5 2.5 初始化信号 ........................................................................................................6 2.6 低速 I/O 接口.....................................................................................................7 2.7 芯片中断信号 ....................................................................................................8 2.8 JTAG 及 EJTAG 信号.........................................................................................9 2.9 测试和控制信号 ................................................................................................9 2.10 时钟信号 ..........................................................................................................9 2.11 电源和接地 ....................................................................................................11 3 低速 IO 总线接口特性 ...........................................................................................12 3.1 PCI/PCI-X 接口特性 ........................................................................................13 3.2 仲裁器和设备模式 ..........................................................................................13 3.3 PCI 总线仲裁器................................................................................................13 4 GMAC 描述..............................................................................................................14 4.1 GMAC 特性 ......................................................................................................14 5 DDR2/3 SDRAM 控制器接口描述.........................................................................14 5.1 DDR2/3 SDRAM 控制器特性 .........................................................................14 5.2 DDR2/3 SDRAM 读协议.................................................................................15 5.3 DDR2/3 SDRAM 写协议 .................................................................................16 5.4 DDR2/3 SDRAM 参数设置顺序.....................................................................16 6 初始化过程..............................................................................................................18 7 电气特性..................................................................................................................19
龙芯中科技术有限公司
IV
龙Байду номын сангаас LS2J 型微处理器数据手册
7.1 绝对最大额定值 ..............................................................................................19 7.2 推荐工作条件 ..................................................................................................19 7.3 DDR2 总线内存接口特性................................................................................19
7.3.1 推荐的直流特性 ......................................................................................19 7.3.2 推荐的交流特性 ......................................................................................20 7.3.3 电气交流时序特性 ..................................................................................20
Revision 1.0.6 版
2014 年 2 月 中国科学院计算技术研究所 龙芯中科技术有限公司
修订历史
日期 2010.04.28 2011.03.29 2011.04.18 2013.05.28
版本 V1.0.1 V1.0.2
V1.0.3 V1.0.4
2013.07.10 2014.02.27
点运算速度每秒 32 亿次； 33MHz/66MHz PCI/PCI-X 控制器； DDR2 控制器，最高支持 333MHz； 2 个 1000M 自适应以太网控制器； 1 个标准串口控制器； 内部中断控制器； 支持 PS/2 键盘、鼠标。 采用 31mm x 31mm 的 WB CBGA500 封装形式。
龙芯 LS2J 型微处理器数据手册
目录
龙芯 LS2J 型微处理器数据手册 .....................................................................1 修订历史....................................................................................................................... II 芯片特点...................................................................................................................... III 目录 .............................................................................................................................IV 图目录..........................................................................................................................VI 表目录........................................................................................................................ VII 1 引言............................................................................................................................1 2 接口描述....................................................................................................................3
V1.0.5 V1.0.6
更新内容 AC/DC，封装信息 芯 片 特 点 ， CLKSEL 、 电 压 域 描 述 ， DDR2/3 SDRAM 控制器接口，7.7 节 增加 PCI 信号说明，修正 LPC 接口信号名 修正 3.3 节 PCI 使用外部仲裁的描述 产品名称由“龙芯 2G+”改为“龙芯 LS2J” 公司名称由“北京龙芯中科技术服务中心有限公 司”改为“龙芯中科技术有限公司” 修正封装尺寸图，芯片特点描述 修正表 7.1，增加表 7.2，修改封面标识
芯片特点
采用 65nm CMOS 工艺； 核心电源电压：1.1V 最大时钟频率：800MHz 指令集体系结构：MIPS；指令集：MIPS64 总线结构：访存接口采用 DDR2，I/O 接口采用 PCI 总线； 机器周期：1.25ns；内部时钟频率：800MHz； 指令速度：四发射结构，主频乘 4（即 3200）MIPS； 寄存器数量：定点 32 个，浮点 32 个； 中断类型：多极中断向量； 地址访问模式：基于页式机制的虚实地址转换访问模式； 地址位数：64 位；数据线位数：64 位；可管理存储位数：64 位； I/O 总线宽度：32 位； 功耗：≤8W； Cache：一级指令 Cache 和数据 Cache，大小各为 64KB； 支持 1MB 片内二级 Cache； 支持 Cache 一致性协议； 定点运算速度每秒 16 亿次，单精度浮点运算速度每秒 64 亿次，双精度浮
2.1 接口信号模块 ....................................................................................................3 2.2 PCI 总线接口信号..............................................................................................4 2.3 GMAC RGMII 接口信号 ...................................................................................5 2.4 DDR2/3 SDRAM 总线接口信号 .......................................................................5 2.5 初始化信号 ........................................................................................................6 2.6 低速 I/O 接口.....................................................................................................7 2.7 芯片中断信号 ....................................................................................................8 2.8 JTAG 及 EJTAG 信号.........................................................................................9 2.9 测试和控制信号 ................................................................................................9 2.10 时钟信号 ..........................................................................................................9 2.11 电源和接地 ....................................................................................................11 3 低速 IO 总线接口特性 ...........................................................................................12 3.1 PCI/PCI-X 接口特性 ........................................................................................13 3.2 仲裁器和设备模式 ..........................................................................................13 3.3 PCI 总线仲裁器................................................................................................13 4 GMAC 描述..............................................................................................................14 4.1 GMAC 特性 ......................................................................................................14 5 DDR2/3 SDRAM 控制器接口描述.........................................................................14 5.1 DDR2/3 SDRAM 控制器特性 .........................................................................14 5.2 DDR2/3 SDRAM 读协议.................................................................................15 5.3 DDR2/3 SDRAM 写协议 .................................................................................16 5.4 DDR2/3 SDRAM 参数设置顺序.....................................................................16 6 初始化过程..............................................................................................................18 7 电气特性..................................................................................................................19
龙芯中科技术有限公司
IV
龙Байду номын сангаас LS2J 型微处理器数据手册
7.1 绝对最大额定值 ..............................................................................................19 7.2 推荐工作条件 ..................................................................................................19 7.3 DDR2 总线内存接口特性................................................................................19
7.3.1 推荐的直流特性 ......................................................................................19 7.3.2 推荐的交流特性 ......................................................................................20 7.3.3 电气交流时序特性 ..................................................................................20