TTL逻辑门电路

TTL逻辑门电路
2.2 TTL逻辑门电路
在第一章中讨论过由二极管构成的与门和或门。

由于实际的二极管并不是理想的，正向导通时存在压降(硅管均为0.7V)，所以低电平信号经过一级与门后，其电平将升高0.7V;高电平信号每经过一级或门其电平将下降0.7V。

也就是说由二极管构成的与门和或门均不能用以构成实用的逻辑电路。

为克服二极管门电路的上述缺点，可采用具有反相放大特性的三极管来构成门电路，即 TTL门电路。

在讨论TTL门电路之前，先简要回顾三极管反相器的基本特性。

一、三极管反相器
1. 三极管的开关特性
图2-10为基本的三极管电路及其输出特性。

该输出特性可划分成三个区——截止区、饱和区和放大区。

图2-10 三极管反相器
截止区发射结与集电结均反偏，，，，。

此时
三极管的三个电极如同断开一样，其等效电路如图2-11(a)所示。

?饱和区发射结与集电结均正偏，此时C、E间的电压称为极电极饱和压降。

硅管的约为0.1V~0.3V。

几乎不随的变化而变化。

饱和条件可用
来描述。

而表示管子的包和深度。

三极管饱和时的等效电路如图2-11(b) 所示。

图2-11 三极管的开关特性
放大区发射结正偏，集电结反偏，随线性变化。

放大区与饱和
区的交界处称为临界饱和。

这时，和分别被称为临界饱和集电极电流和基极电流。

在数字电路中，许多三极管都处于开关状态，即工作在截止区或饱和区或在两区之间转换。

提高这种转换速度就可提高电路的开关工作速度。

2. 三极管反相器的工作原理
图2-10也是一种典型的反相器电路，其工作原理如下:
为低电平此时输入电平足够小;使得V, ，，? 输入
晶体管处于截止状态，如曲线上D点所示，，电路输出高电平。

输入为高电平此时输入电平足够大;使 ?，晶体管处于饱和状态，如曲线上A点所示，，电路输出低电平。

3. 三极管的开关时间
由晶体管电路有关知识可知，当输入信号由高电平变为低电平或由低电平变
为高电平时，晶体管不可能立即实现截止与饱和之间的转换。

因此，的变化总滞后于的变化，从而的变化也必然滞后于，也就滞后于，下图所示波形即反映了这种情况。

图中，
图2-12 三极管反相器的波形
从正向跳变开始到上升至其最大值90%时所需的时间(即晶体管由截止状
态到饱和状态的过渡时间)称为接通时间。

从负向跳变开始到下降至其最大值10%时所需的时间(即晶体管由饱和状态到截止状态的过渡时间)称为关闭时间。

与的大小关系到三极管电路的工作速度。

4. 三极管反相器的负载能力
由于数字电路中的信号电平只有高、低两种状态，故分两种情况来讨论。

当
为高电平时，为低电平，负载电流流入三极管，称为灌电流负载;当为低电平时，为高电平，负载电流经流出，称为拉电流负载。

灌电流负载此时电流方向如图2-10中所示，晶体管集电极电流。

由于管子处于饱和状态，故。

随增加而增大时，由于保持不变，所以管子工作点由A点向点移动，也相应地增大。

当工作点到达点时，若此时再增加，管子将由临界饱和状态进
入放大状态，将迅速上升而偏离低电平，从而破坏了电路的正常工作。

因
此，管子处于临界饱和点时的即为反相器所允许的最大负载灌电，且流有
由以上分析可知，要提高反相器灌电流的负载能力，关键在于加大管子的饱和深度，并增大。

拉电流负载此时电流方向如图2-10中所示，由于此时管子处于截止状态，所以，即，增加就要下降。

设高平下限为，则最大负载拉电流为
显然，要增大必须减小，这与增加灌电流负载能力正好是矛盾的。

为提高反相器的负载能力，已提出了许多电路结构，图2-13所示的推拉式的结构即为其中的一种。

该电路由晶体管、、及电阻、组成。

其倒相作用，和构
图2-13 推拉式反相器电路
成复合管，作为的有源负载。

和的基极电压的极性正好相反，当为高电平时，为低电平，因此截止，饱和，从而最大负载灌电流为，显然，这要比图2-10所示反相器的灌电流大。

当为低电平、为高电平时，截止，饱和，工作在放大状态，由于它是射极输出，输出阻抗很低，因
此其拉电流负载能力也将提高。

二、典型TTL与非门的工作原理
1. TTL与非门
图2-14为TTL与非门的典型电路，该电路可分为输入级、中间级和输入级三个部分。

图2-14 典型TTL与非门
由于输入级和输出级均由晶体管组成，故称为晶体管——晶体管逻辑电路，简称TTL电路。

又因为在晶体管中参与导电的有两种极性的载流子，故这种电路属于双极性电路。

图2,15 多射极晶体管的结构及等效电路
输入级 TTL与非门的输入级由多射极晶体管和基级电阻组成。

多射极晶体管的结构如图及其粗略的等效电路如图2-15。

由图可见，它实现了输入变量、、的与运算，所以输入级相当于一个与门。

中间级中间极由、和组成，它是一个电压分相器，在的发射极与集电极上分别得到两个相反的电压，以满足输出级的需要。

? 输出级输出极采用推拉式结构反相器，因其具有较强的负载能力。

2. 工作原理
当输入端全为高电平时，的各个BE结都不导通，而BE结相当于一个正向导通
的二极管，给提供基极电流，使导通，进而导通，和截止，输出低电平。

~各极电位如下表所示。

当输入端有一个为低电平(0.3V)时，中相应的BE结导通，的基极电位为
V+0.7V=1V，它不能使的BC结和的BE结正向导通，因此和截止, 和导通，输出高电平。

~各极电位如下表所示。

根据表1和表2可列出该电路输入、输出电平关系，如表3(a)所示，其相应的真值表如3(b)所示，该电路在逻辑上实现了三变量与非运算，，因此它是一个三输入与非门。

三、TTL与非门的外特性及主要电器参数
了解门电路的外特性，进而理解电路的主要电气参数是正确使用数字集成电路的基础。

现仍以TTL与非门为例来讨论门电路的各种外特性以及有关的电气参数。

1. 电压传输特性
电压传输特性描述了输出电压与输入电压的函数关系，即。

对于图2-14所示的典型与非门，其电压传输性及测试方法如图2-16所示，其中是加在多射极晶体管某个发射极的输入电压，是输入电压。

图2-16 TTL与非门的电压传输特性
电压传输特性分为以下几部分:
段(截止区) 当,0.6V时，，、截止,输出高电平。

段(线性区) 当0.6V?,1.3V时，，此时导通，
随升高而下降，经过、两级射随器使下降。

仍截止。

段(转折区) 当?1.3V时，随着输入电压略微升高，输出电压急剧下
降。

这是由于此时开始导通，尚未饱和，、、和均处于放大状态，故稍有提高，均可使很快下降。

所以的斜率比段要大的多。

通常把电压传输特性曲线上转折区中点所对应的输入电压称为门槛电压(或阈值电压)，以表示。

对于典型的TTL 与非门，=1.3~1.4V，可以粗略地认
为，当,时，与非门将截止，输出高电平。

de段(转折区) 当?1.4V时，2.1V，此时和饱和，截止，输出低电平，
=3V，且输出电平基本不随的增大而变化。

由电压传输特性可得与非门的几个重要参数:输出的高电，输出低电平平
、关门电平、开门电平、下限抗干扰电压容限、上限抗干电压扰
容限等。

和电压传输特性曲线截止区所对应的输出电压为，饱和区所。

对应的输出电压为
和和是两个很重要的参数。

首先引入额定高电平和额定低
电平的概念。

由于各器件的和总存在差异(离散性)，通常要规定一
个额定值。

TTL与非门的额定高电平为3V，额定低电平为0.35V。

任何一个实际的与非门只要 ?3V，
0.35V，它的这两个参数就是合格的。

开门电平是指输出电平达到额定低电平(0.35V)时，所允许的输入高电平
的最小值。

通常认为，只有当?时，输出才是低电平;,时，输出将不是低电平。

在特性曲线上，是输出电压为0.35V时所对应的输入电压。

的典型值为1.4V，一般要求小于1.8V。

关门电平是在保证输出电压为额定高电平的90%(即2.7V)时，所允许的输
入低电平的最大值。

通常认为，只有，输出才是高电平，否则将不是
高电平。

的典型值为1.0V，一般要求大于0.8V。

抗干扰能力和一般用噪声容限的数值来表明电路的抗干扰能力。

在输入为低电平时，输出应为高电平，如果这时输入端引入了一个正向干扰，
当它叠加到输入低电平上，使总和超过时，就不能保证输出为高电平。

输入为低电平时，在保证输出仍为高电平的条件下，所允许的最大正向干扰幅度即为该电路的底电平噪声容限(下限抗干扰电压容限)以表示。

显然有
其中为输入低电平的上限。

同理，当输入为高电平的下限值时，在保证输出为低电平的前提下，输入
端所允许的最大负向干扰幅度即为该电路的高电平噪声容限(上限抗干扰电压
容限)，以表示，从而。

2. 输入特性
TTL与非门的输入特性是指输入电流与输入电压间的函数关系。

假定电流由信号源流入的发射极时方向为正，反之为负。

典型TTL与非门的
输入特性及测试方法分别如下图所示。

图2-17 TTL与非门的输入特性
由输入特性可得参数:
输入短路电流当时，，对应特性曲线上的,点，该
电流称为输入短路电流，记作。

若该门的输入端由前级TTL驱动，这个电流将是前级门的灌电流负载之一，它将流入前级门的管。

反向漏电流当时，流入管，且，该电流称为
反向漏电流，记作。

它是输入端为高电平时从该输入端流入的电流，由前级门的输出级供给。

必须注意的是，当,时，管的CE结将会被击穿，使猛增。

另外，当?-1V时，的BE结也可能被烧坏。

这两种情况下，都会使与非门损坏。

因此在使用时，尤其在混合使用电源电压不同的集成电路时，应采取相应措施，将输入电平钳制在安全工作区域内。

3. 输入负载特性
称为输入负载特性，其中是外接于与非门输入端(即发射极) 的电阻，是由基极电流流过时产生的压降，它不是外加电压。

TTL与非
门输入负载特性及测试方法如图2-18所示。

图2-18 TTL与非门输入负载特性
由2-18左图可以看出，当增加时也增高。

当时，，此时与非门输入电平为关门电平，将此时的记作(关门电阻)。

由
此，可以粗略地认为，当时，输入电平为低电平，与非门截止，输出高
电平;当时，将因输入电平高于而使输出电平降低。

愈大，输出电平将愈低，直至。

因此，当TTL电路的输入端开路时，认为该输入端
接逻辑高电平。

通常，TTL电路的多余输入端一般不宜开路，以免引入干扰信号。

对多余输入端有三种处理方法:与信号端并接使用;对于要求保持高电平的多余端经一个的电阻接电源正极;对于要求保持低电平的多余端接
地。

图2-19 TTL与非门的输出特性
4. 输出特性
TTL与非门的输出特性反映了输出电压与输入电流的关系，如图2-19。

图2-19中的电流方向是拉电流为正，灌电流为负。

由典型的TTL与非门可知，在输出为低电平时，随着灌入的负载电流的增大，的饱和程度将减轻，
从而将略有增大，如图2-19中的CA段所示。

此时的输出等效电路如图2-20
(a)所示，输出阻抗。

当灌入电流达到(约为40mA)后，可能脱离饱和进入放大状态，将增大很多。

此时，理应为逻辑0的低电平可能
会被抬高到同代表逻辑1的高电平差不多大小，从而引起逻辑上的失效。

所以不允许与非门工作在AB段。

(a) (b)
图2-10 TTL与非门的等效输出电路
当与非门截止时，输出为高电平，此时负载电流为拉式电流，输出阻抗。

等效电路如图2-20(b)所示。

显然拉电流增大时，将压下降，当=时输出电平为。

通常不允许,。

5. 扇出系数
输入特性和输出特性反映了驱动门与负载门之间的相互影响，当门电路级联使用时，必须注意这个问题。

通常用扇出系数来描述门电路驱动同类电路的
个数。

由于,,，故通常有,，即把与非门输出低电平时的管电流负载
能力当作与非门的扇出系数。

6. 空载功耗
当输出端空载，与非门输出低电平时，电路的功耗称为空载导通功耗，其测试电路如图2-21(a)所示。

，为空载导通时的电源电流。

当输出端空载，与非门输出高电平时，电路的功耗称为空载截止功耗，其测试电路如图2-21(b)所示。

，为空载截止时的电源电流。

图2-21 TTL与非门空载功耗的测试方法
由于比大，因此一般用表示门电路的功耗。

7. 平均传输延迟时间
在实际逻辑电路中，一级门的输出往往就是下级门的输入。

由于晶体管的接通时间和关闭时间均不为0，也就是说它们的导通、截止过程都需要一定
的时间，所以当TTL与非门的输入信号发生变化时，它的输出不能立即变化，而存在一定的延迟时间，如图2-22所示。

图中，输出波形下降沿的50%处(点) 与输入波形上沿的50%处(A电)的时间间隔称为导通延迟时间输出波形上升沿的50%处(点)与输入波形下沿的50%处(B点)的时间间隔称为截止延
迟时间。

与的平均值称为平均传输延迟时间(简称传输延迟)，
即它是衡量门电路开关速度的一个重要指标。

典型TTL与非门的约为10ns。

图2,22 TTL与非门平均传输延迟时间
四、高速TTL门电路
要提高TTL门电路的工作速度，必须对电路加以改进。

显然，影响门电路开关速度的一个重要因素是晶体管饱和与截止相互转换的时间。

为减小这一时间，可采取以下措施。

减轻晶体管的饱和深度，甚至使输出级晶体管不饱和;
设法使晶体管基区的存储电荷尽快消散。

图2-23 STTL与非门
由此出发，人们设计了抗饱和TTL与非门，如2-23左图所示。

它与典型TTL
与非门相比有两点改进。

第一，用带肖特基势垒二极管(SBD)的三极管来代替典型TTL与非门中所有可能在饱和状态下工作的晶体管、、和;第二，增
加了一个由晶体管、电阻和构成的有源泄放电路来代替典型TTL与非门
中的发射极电阻。

它们的作用分述如下。

1( SBD三极管的作用。

23右图所示，它是由SBD跨接在三极管基极和集电极SBD三极管的等效电路如2-
之间所得到的一种三极管。

SBD正向压降比一般硅二极管小，仅有0.3~0.4V。

当三极管截止、放大或刚进入饱和时，SBD均反偏截止，输入电流全部流入基极形成。

SBD的接入不会影响三级管的开启时间。

随着三极管饱和，集电结变为
正偏。

当0.3V时，SBD导通，由于三极管仅在浅饱和状态下工作，从而减少了电荷存储的时间。

2( 有源泄放电路的作用
, 加速管由截止到导通的过程在STTL电路中，当输入电压由低电平变
为高电
平时，由截止转为导通。

由于、的存在，使,，故将先于导通。

此时，由于尚未导通，故射极电流的绝大部分都注入的基极。

由此说明，有源负载的引入加速了的到通过程。

, 加速管由导通导截止的转换过程在STTL电路中，当输入电压由高电平
变为
低电平时，截止，和也将随之截止。

但由于的基极和集电极分别通
过和接至基极，故在基区存储电荷消耗完毕之前，发射结仍为
正偏，因而仍处于导通状态，又因的基极无泄放电阻，所以必定比晚一些截止。

于是基区中的存储电荷可通过导通的进行泄放。

而在典型的
TTL与非门中，基区中的存储电荷只能通过泄放，显然STTL的基区电荷
的截止过程。

的泄放要比典型TTL电路快得多，从而加速了
在STTL门电路的基础上，又相继研制出低功耗肖特基箝位TTL(简称LSTTL)电路和性能更为优良的先进的肖特基箝位(简称TTLASTTL/ALSTTL)电路。

(有兴趣可查阅有关的器件手册)
TTL集成门电路除与非门外，还有与门、非门、或门、或非门、与或非门、异或门等。

此外，还有为提高驱动能力而设计的驱动器(也称功率门)，以及主要起隔离作用的缓冲门等电路，都不再一一讨论。

下面仅对TTL集电极开路门和三态门作一简要介绍。

五、其他TTL门电路
1. 集电极开路TTL门(OC门)
TTL与非门输出端并联后出现的问题
在实际应用与非门时，某些场合希望能将多个门的输出端连在同一根导线上。

在数字系统中，称公共导线为总线(BUS),为传输各门信息的公共通道。

但是对于推拉输出的TTL与非门，当各个门的输出不是相同的逻辑状态时不能这样使用。

有两个推拉输出的TTL与非门，若在一个门输出为高电平(即该门关门)，另一个门输出为低电平(即该门开门)时，
图2-24 两个TTL与非门输出端直接相连的错误接法
将两个门的输出端并联成图2–24所示电路。

由于在具有推拉式输出级的电路中，无论输出是高电平还是低电平，输出电阻都很小，输出端并接后将有很大的电流i同时流过两个门的输出级，该电流远远超过了与非门的正常工作电流，足以使V3、V过载而损坏，更为严重的是并联后的输出电压既非逻辑1亦非逻4 辑0，这种不确定状态是不允许出现的。

因此，推拉输出的TTL与非门输出端是不允许并联使用的。

集电极开路的与非门结构和符号
避开低阻通路，把输出级改为集电极开路的结构就可以解决推拉输出的TTL与非门的输出不允许接至同一总线上的问题。

如图2–25(a)所示，这种门称为集电极开路的与非门(OC门)。

它与推拉输出的与非门的区别是用外接电阻RC代替、V、V，电源VC与VCC可以不是同一个。

这种门电路在工作时需要外接负载电
R43D3
阻和电源。

只要电阻的阻值和电源电压的数值选择得当，就能够做到既保证输出的高、低电平符合要求，输出端三极管的负载电流又不过大。

图2–25 TTL开路门 (a)电路结构;(b)符号。

当几个OC门的输出端相连时，一般可共用一个电阻R，如图2–26(a)、(b)C 和电源VC
分别给出它们的符号和电路结构。

图2-26 OC门的线与连接图2-27 OC门上拉电阻的计算
图2–26中Y1输出高电平，Y2输出低电平时，负载电流同样会通过R的输C 流向Y2出管V。

但可以把外接电阻RC选得足够大，使得电流很小，确保Y1的输出管能4
可靠饱和，输出Y为低电平。

当然RC也不能过大，否则会降低OC门的输出高电平。

图2–27中，当相连的OC门中至少有一个输出为低电平时，总输出为低电平;当两个OC门的输出都为高电平时，则总输出为高电平。

可见它能实现输出端相“与”的功能。

输出
这种靠线的连接形成与功能的方式称为“线与”。

同理，也可以制成集电极开路或门，集电极开路非门等等。

只要是集电极开路，都允许接成线与形式，但使用时一定要注意外接电阻。

图2–25(b)是OC门的逻辑符号，是在普通门符号输出端的框内加上”.?“?表示开路输出，下划线表示输出晶体管导通时呈现低电平的逻辑0;截止时则为高阻状态，欲使其呈现高电平的逻辑1则要接上拉电阻，外接电阻RC即为上拉电阻。

另外，如果在?上加的是上划线则表示输出晶体管导通时呈现高电平的逻辑1;截止时则为高阻状态，欲使其呈现低电平的逻辑0则要接下拉电阻，发射极开路输出即为此种情况。

如果?中间有一横线，并且有下划线(或上划线)，则表示输出端内部具有上拉电阻(或下拉电阻)，称为无源上拉(或无源下拉)。

外接电阻R取方法 C阻值的选
OC门外接电阻RC的大小取决于并联在一起的输出端数，所接电阻数以及逻辑状态。

在图2–27电路中，假定将n个OC门输出端并联使用。

负载是m个TTL与非门，每个门各有n个输入端。

当所有OC门截止时，输出为高电平。

为保证高电平不低于规定的VOH值，显然RC不能选得过大。

据此便可列出计算RC最大值为
式中，VC是外接电源电压;IOH是每个OC门输出三极管截止时的漏电流;IIH是负载每个输入端的高电平输入电流。

同理，当OC门导通时，输出为低电平。

这时外接电阻RC中的电流和每个负载门输入端的低电平电流IIL将流入导通的OC门。

考虑最不利的情况，即仅有一个OC门导通时，全部电流都流入这个导通的OC门。

因此，外接电阻R能选得C的值又不太小，以确保流入唯一的一个导通OC门得电流不超过最大允许电流
IOL(max)，输出低电平不高于规定的VOL值。

于是，外接电阻R为 C的最小值
综上分析，最后选定的外接电阻RR和R之间。

即 C值应介于C(max)C(min)
集电极开路门的外接电源VC的值可以在不超过V4的击穿电压范围内自由选择。

因此，这种结构适合于制作驱动高电压、大电流的门电路。

这种门电路称为驱动器。

如数据传输总线、电平OC门除了具有线与的功能外，还常用于一些专门场合，
转换及对电感性元件的驱动等。

下图给出用其实现电平转换的例子。

图2-28 用OC门实现电平转换
2. 三态输出TTL门
OC门虽能实现多个门的输出并联使用，但由于在电源与门的输出之间串入了较大的电阻，因此OC门的负载能力及工作速度都有所降低。

用高阻抗状态实现多个TTL门输出端并接
TTL与非门电路的V成推拉式输出级。

当输入数字信号，与非门处于正常工3
和V4构
作状态时，V3和V4同时处于截止状态，这就意味着两个开关同时断开，既不
与电源VCC相连，也不与地相连，这时的TTL门具有高阻抗状态。

显然允许这样的门电路输出并接。

这是从寻求新状态来解决门的并联使用问题。

它较之OC门
更简单、工作速度高、负载能力强。

在数字系统和计算机中都采用了这种方
法。

?TTL三态门的实现
要使V 与V4同时处于截止，即要求V3 与V4的基极同时加低电平。

也就是与非3
门的输入端若有一个为低电平，则V4必然截止;但是按原来电路结构却又必然使V导通，达不到同时截止的要求。

若能将V4基极也同接于低电平，V3与V4同3 时截止就能实现。

图2–29(a)所示三态门电路即为这样的结构。

图中E为控制端，A、B为数据输入端。

图2–29 三态门
(a)电路结构;(b)高电平使能三态门符号;(c)低电平使能三态门符号。

在这个电路中，V3基极经二极管VD连到E端。

当控制端E,0时，V2和V4截止。

同时，二极管VD正偏导通，将V3的基极钳位在低电平，使V3也处于截止状态，从而实现了V3和V4同时截止。

输入端E为使能控制端，E,0时与非门处于高阻状态。

此门的输出除高电平、低电平之外，还有一个高阻状态，故称为三态输出(three state简称TS)门。

图2–29(a)电路在E,1时为与非门的工作状态，所以称为控制端高电平有效(使能)，其符号如图2–29(b);也可以设计为低电平有效的情况，其符号如图2–29(c)所示，高电平控制的三态与非门的真值表如下
高电平使能的三态与非门真值表
E A B Y
0 x x 高阻
0 0 1
0 1 1 1 1 0 1
1 1 0
三态的符号是在普通门符号输出端的框内加上“?”。

图2–29中符号内的“EN”表示“使能关联”控制端，若后有标号(ENm)则表示只对于标号m的相应端点有使能关系。

同OC门一样，有各种不同逻辑功能的三态门，诸如三态与门，三态非门等。

?用三态门实现总线结构
在数字系统或计算机中为减少连线数目，希望能在同一条导线上分时传递若干门路信号，这可以用三态门来实现。