基于多核处理器S698PM的终端系统硬件设计

硬件与结购Hardware and Architecture基于多核处理器S 698P M 的终端系统硬件设计李光，颜志宇，张天宇，黄小虎(珠海欧比特控制工程股份有限公司，广东珠海519080)摘要：随着航天技术的不断发展和研究的不断深入，星载数据总线作为航天器中各个设备和子系统之间的“骨架”和“神经”，其对数据传输的处理能力直接影响着整个系统的性能，为此需要一种高速、可扩展、低功耗、低成本的通用通信链路接口来满足 星载数据传输要求。

文章主要阐述了针对星务计算机上基于S 698P M 的CPCI 接口的Spa c e W ire 数据总线终端系统的硬件设 计，为今后S 698P M 多核处理器和Spa c e W ire 总线在我国其他航天任务中的应用打下了良好的基础。

关键词：多核处理器S 698PM ;Space Wire 总线；CPCI 接口中图分类号：V 19 文献标识码：A DOI ： 10. 19358/j . issn . 1674-7720.2017.09.010引用格式:李光，颜志宇，张天宇，等.基于多核处理器S 698P M 的终端系统硬件设计[J ].微型机与应用，2017,36(9):31-33.The hardware design of terminal system based on multi-core processor S698PML i G u a n g ，Y a n Z h i y u ，Z h a n g T ia n y u ，H u a n g X ia o h u (Zhuhai O rb ita C ontrol E ngineering C o .，L t d .，Zhuhai 519080，C h in a )A bstract : W ith the deepening of the developm ent of space technology and re se a rch ，spacc-borne data bus as the * skeleton ” and “n e rve ” be ­tween the various equipm ents and subsystems o f spa cecraft ， its a b ility to deal w itli data transm ission d ire c tly affects the perform ance of the whole system ， therefore we need a high speed ， e x te n s ib le ，general com m unication lin kinterface oflowpower co n su m the requirem ents of spaceborne data tra nsm ission .This a rticle m a in ly elaborated t he hardware designofSpacbased on theS 698PM CPCI interface w hchisapplied tothesate llite com pute r . For the future S 698PMbus ap p lica tio n in other space m issions in C hina la id a good fo u n d a tio n .Key w o r ds ： m u lti-co re proce s s ors S 698P M ； Space W ire b u s ； CPCI inte r face〇引言Space W ire 技术是欧空局为解决星上数据传输问题 而提出的一种新的高速（2 Mb /s 〜400 Mb /s )、点对点、全 双工的串行总线网络。

Space W ire 不仅具有较高的数据传输速率，而且加强了在线错误检测和恢复、故障处理和 保护以及系统时间广播等方面的功能，使之更加适应航天 器的空间运行环境。

本文在研究Space W ire 总线的基础 上，分析了 Space W ire 总线接口终端的设计与实现，并着 重分析了系统中主要组成部分的功能和设计。

1Space W ire 网络系统概述Space W ire 网络采用的路由方式为动态路由，就是节点和节点之间以及节点和路由器之间没有固定的数据通 道，而是根据需要进行改变，不同源节点与目的节点之间 的通信数据可以通过动态路由方式共用一条链路完成交 叉传输，从而通过有限的物理链路建立起大量的节点之间 的“虚拟信道”；Space W ire 系统由多个链路、节点和路由 器组成。

节点是在网络中进行包传输的源点和目的点；链 路提供从一个节点到另一个节点间进行包传输的媒介。

节点可以直接通过链路连接或者通过路由器连接；路由器将多个节点连接在一起，通过一定的路由机制将来自一个 节点的数据包路由到其他节点上去[1]。

图1为SpaceW i r e网络示意图。

2设计与实现方案本文设计的S pace Wi r e终端系统采用直接从模式设计，支持4路S pace W i r e 总线通信，主要由处理器控制模块、存储器模块、Space W i r e驱动模块和C P C I 接口模块4部分组成。

2.1终端系统总体结构本文设计的S pace Wi r e终端系统硬件主要由处理器 控制模块、存储器模块、S P W 驱动模块和C P C I 接口模块 组成，图2所示为Space Wi r e终端系统结构框图。

此终端《微型机与应用》2017年第36卷第9期欢迎网上投稿www. p c a c hina . c om31Hardware and Architecture系统遵循E C S S-E-S T-50-12C协议规范，通过Space W ire总线接口实现各个设备与子系统之间高速、实时、确定、可 靠的数据交换[2]。

图2Space W ire终端系统结构框图2.2处理器控制模块本文设计的S pace W i r e终端系统，处理器控制模块选 用珠海欧比特控制工程股份有限公司的一款多核并行处理器S〇C芯片S698P M，图3为S698P M芯片结构框图。

此芯片采用对称多处理架构（S M P)，7级流水线，遵循 S P A R C V8架构标准，内部集成4个相同的高性能处理器 核心和丰富的片上外设总线资源（包括,卩334i r e、1553B、C A N、以太网等），融入了三模冗余容错、存储器检 错纠错、指令流水线重启等技术，支持R S232、J T A G、E th e r-n e t在线调试，具有“抗辐照、高集成度、低功耗、超稳定、长 寿命、小型化”等特点，为我国卫星、飞船、空间站、深空探 测器等外太空电子智能系统及装备提供抗辐照、高性能、高可靠的核心处理器芯片的保障和支持。

处理器控制模块主要实现Space W i r e节点的数据收 发、字符判别、数据流控制、链路错误检测与恢复以及与C P C I9032通信接口通信等功會巨。

Space W i r e链路接口主要由接收器、发送器、控制器组成。

下面简单介绍SpaceW i r e节点控制器的工作过程。

图4所示为Space W ire节点控制器功能结构框图。

控制器根据外部输入的链路控制信号，复位或使能接收器和发送器，在接收器和发送器输出的状态信号基础上判断链路是否建立连接以及链路是否发生错误，在发生错误后执行错误恢复操作，重新建立链路连接。

接收器负责根据输入的数据和状态信号恢复采样时钟，并以此时钟为基准对数据 信号串并转换以及判断接收到的字符类型，将判断出的字 符类型送到控制器；另外，接收器负责时钟恢复、数据解 析、数据错误和状态的检查等，并将检测到的错误信号送到控制器，由控制器完成错误恢复。

发送器负责波特率控制和对发送的数据进行D S编 码。

波特率控制允许用户在9种不同的波特率中根据需要进行切换；数据的D S编码按照相应的字符发送需求和优先级完成相应的字符发送，如果没有字符发送需求，则 发送空字符以维持链路之间的链接。

另外，发送器还负责 数据和状态的检测，并将错误信号送到控制器，由控制器 完成错误恢复[3]。

2.3 S p a c e W i r e驱动模块Space W i r e终端系统支持4路SpaceW i r e总线通信，由于S69-P M芯片内部集成4通道的S pace W i r e总线节点控制器，其中S P W0、S P W1内置L V D S模块，S P W2、S P W3没有内置L V D S模块，因此S P W0、S P W1只需通过链路直接连接，而S P W2、S P W3需要选用T I公司的高速差分线接收器S N65L V D S32D和高速差分线发送器S N65L V D S31D芯片作为SpaceW i r e总线电平的转换和驱动，实现SpaceW i r e终端系统数据与各个设备和子系统之间的数据交换。

32图3S698P M芯片结构框图《微型机与应用》2017年第36卷第9期硬件与结购Hardware and Architecture图4 Spa c e W ire节点控制器功能结构框图2.4存储器模块存储器模块选用珠海欧比特控制工程股份有限公司的“高性能、高可靠、抗辐照”S I P立体封装大容量存储F la s h 芯片 V D N F32G08R S50M S4V25 和 D D R2 芯片 V D2D1 G08R S74M S1U6,主要用于指令和数据的存储、传输、分析等 功能，解决了对Space W i r e终端系统大容量存储器的需求。

25C P C I接口模块C P C I接口模块主要用于Space W i r e终端系统的供电 和上位机通信功能，C P C I接口与处理器S698P M的通信选 用P L X公司C P C I9030芯片，采用直接从模式设计，通过 C P C I接口将S pace W i r e终端系统嵌入在各个设备和子系 统中，通过S pace W i r e网络之间的互联，实现各个设备和子系统之间的数据交换[4]。

3结论本文在研究多核并行处理器S/芯片S698P M和S pace W i r e总线的基础上，分析了基于S698P M的C P C I接口的S pace W i r e数据总线终端系统硬件设计，并着重分析了系统中各个模块的功能，此方案对今后多核处理器S〇C芯片S698P M在我国航天星务计算机及其他任务中的应用具有重要意义。