2022年长江师范学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)

2022年长江师范学院数据科学与大数据技术专业《计算机组成原理》
科目期末试卷A（有答案）
一、选择题
1、存储器采用部分译码法片选时，（）。

A.不需要地址译码器
B.不能充分利用存储器空间
C.会产生地址重叠
D.CPU的地址线全参与译码
2、某机器的主存储器共32KB，由16片16K×l位（内部采用128×128存储阵列）的DRAM芯片字和位同时扩展构成。

若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个存储周期。

A.128
B.256
C.1024
D.16384
3、在补码加减交替除法中，参加操作的数和商符分别是（）。

A.绝对值的补码在形成商值的过程中自动形成
B.补码在形成商值的过程中自动形成
C.补码由两数符号位“异或”形成
D.绝对值的补码由两数符号位“异或”形成
4、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x 和z是int型，y为short型。

当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。

A.x=0000007FH，y=FFF9H，z=00000076H
B.x=0000007FH，y=FFF9H，z=FFFFO076H
C.X=0000007FH，y-FFF7H，z=FFFF0076H
D.X=0000007FH，y=FFF7H，z=00000076H
5、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530；
unsigned int y=x；得到y的机器数为（）。

A.00007FFAH
B.0000 FFFAH
C.FFFF 7FFAH
D.FFFF FFFAH
6、内部总线（又称片内总线）是指（）。

A.CPU内部连接各寄存器及运算部件之间的总线
B.CPU和计算机系统的其他高速功能部件之间互相连接的总线
C.多个计算机系统之间互相连接的总线
D.计算机系统和其他系统之间互相连接的总线
7、在下面描述的PCI总线的基本概念中，不正确的表述是（）。

A.PCI总线支持即插即用
B.PCI总线可对传输信息进行奇偶校验
C.系统中允许有多条PCI总线
D.PCI设备一定是主设备
8、指令寄存器的位数取决（）。

A.存储器的容量
B.指令字长
C.机器字长人
D.存储字长
9、CPU中的译码器要用（）。

A.地址译码人
B.指令译码
C.数据译码1
D.控制信号译码
10、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（）
A.256MB
B.IMB
C.512KB
D.2MB
11、DMA方式的接口电路中有程序中断部件，其作用是（）。

A.实现数据传送
B.向CPU提出总线使用权
C.向CPU提出传输结束
D.发中断请求
12、微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制方式叫作（）
A.字段直接编码
B.字段间接编码
C.混合编码
D.直接编码
13、（）不是常用三级时序系统中的一级。

A.指令周期
B.机器周期
C.节拍
D.定时脉冲
14、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，
二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。

A.24位
B.26位
C.28位
D.32位
15、下列关于一地址指令的说法正确的是（）。

A.只有一个操作数
B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC）
C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A）
D.可能有两个操作数，也可能只有一个操作数
二、填空题
16、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进制码。

17、存储________并按________顺序执行，这是冯诺依曼型计算机的工作原理。

18、多媒体CPU是带有________技术的处理器。

它是一种________技术，特别适合于图像
数据处理。

19、广泛使用的_______和_______都是半导体随机读写存储器，它们共同的缺点是_______
20、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G =______.
21、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。

22、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于
________类。

23、一个定点数由_______和_______两部分组成。

24、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache
的子集。

25、不同机器有不同的_________RISC指令系统是_________指令系统的改进。

三、名词解释题
26、存储器：
27、控制存储器的容量
28、向量地址：
29、访问周期时间：
四、简答题
30、什么是指令字长、机器字长和存储字长？
31、高速缓存Cache用来存放什么内容？设置它的主要目的是什么？
32、说明总线结构对计算机系统性能的影响。

33、简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。

五、计算题
34、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

35、设有一个1MB容量的存储器，字长为32位，问：
1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？
2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？
3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？
36、现有64K×2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小，并说明有几种解法。

六、综合题
37、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。

试问：
1）流水线的操作周期应设计为多少？
2）试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），试分析第2条指令要推迟多少时间进行才不会出错？
3）如果在硬件设计上加以改进，至少需要推迟多少时间？
38、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：
1）说明基值2和16在浮点数中如何表示。

2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。

3）在哪种基值情况下，数的表示范围大？
4）两种基值情况下，对阶和规格化操作有何不同？
39、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。

机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。

和基址寄存器Ra，均为16位。

1）若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？
一次间接寻址的范围又是多少？
2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又
是多少？画出其指令格式并说明各字段的含义。

3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？
参考答案
一、选择题
1、C
2、A
3、B
4、D
5、B
6、A
7、D
8、B
9、B
10、C
11、C
12、D、
13、A
14、A
15、D
二、填空题
16、4 7
17、程序地址
18、MMX 多媒体扩展结构
19、SRAM DRAM 断电后不能保存信息
20、220 8位（1个字节） 230
21、存储容量存取时间
22、系统软件应用软件系统软件
23、符号位数值域
24、主存 L1级cache
25、指令系统 CISC
三、名词解释题
26、存储器：
计算机中存储程序和数据的部件，分为内存和外存。

27、控制存储器的容量
取决于指令的数量，每条指令的微程序长度和微指令代码的利用率。

28、向量地址：
向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成3.双重分组跳跃进位：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

29、访问周期时间：
从一次访问存储的操作到操作完成后可启动下一次操作的时间。

四、简答题
30、答：机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。

31、答：（1）用来存放当前活跃的数据与程序，作为主存活跃区的副本；（2）设置它，是为了解决cpu与主存的速度匹配；
32、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定
的可能的地址总线。

双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令
（3）吞吐量总线数量越多，吞吐能力越大
33、答：它们的作用是：中断屏蔽触发器（IM）：CPU是否受理中断或批准中断的标志。

IM标志为“0”时，CPU可受理外界中断请求。

中断请求触发器（IR）：暂存中断请求线上由设备发出的中断请求信号。

IR标志为“1”
时表示设备发出了中断请求。

允许中断触发器（EI）：用程序指令来置位，控制是否允许某设备发出中断请求。

EI为“1”时，某设备可以向CPU发出中断请求。

准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完
毕信号，使RD标志为“1”。

工作触发器：（BS）：设备“忙”的标志，表示设备正在工作。

五、计算题
34、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。

定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11"。

定点机中：[x]原=[x]补=[x]反=0.0001101000。

浮点机中：
[x]原=1，0011；0.1101000000。

[x]补=1，1101；0.1101000000。

[x]反=1，1100；0.1101000000。

35、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。

1）若按字节编址，1MB=220×8bit，地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH。

2）若按半字编址，1MB=20×8bit=219×16bit，地址寄存器为19位，数据寄存器为16位，编址范围为00000H~7FFFFH。

3）若按字编址，1MB=20×8bit=218×32bit，地址寄存器为18位，数据寄
存器为32位，编址范围为00000H~3FFFFH。

归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。

因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。

其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需
要的房间自然就少了。

36、解析：不妨设地址线和数据线的数目分别为x和y。

只需要满足2x×y=64K×2，有如下方案：
当y=l时，x=17：
当y=2时，x=16；
当y=4时，x=15；
当y=8时，x=14。

（可不用讨论y等于3、5、6这些情况，不然x就没法计算了）后面的就不用
计算了，肯定比前面的引脚数目多。

从以上分析可以看出，当数据线为1或2时，地址线和数据线引脚的数目之和
为18，达到最小，并且有两种解答。

六、综合题
37、解析：
1）流水线操作的时钟周期T应按4步操作中所需时问最长的一个步骤来考虑，所以T=100ns.
2）两条指令发生数据相关冲突的例子如下：
ADD R1，R2，R3（R2）+（R3）→R1
（将寄存器R2和R3的内容相加存储到寄存器RI）
SUB R4，R1，R5（R1）-（R5）→R4
（将寄存器R1的内容减去寄存器R5的内容，并将相减的结果存储到寄存器R4）
分析如下：首先这两条指令发生写后读（RAW）相关。

两条指令在流水线中的执行情况见表。

ADD指令在时钟4时将结果写入寄存器堆（R1），但SUB指令在时钟3时读寄存器堆
（R1）。

本来ADD指令应先写入R1，SUB指令后读R1，结果变成SUB指令先读R1.ADD指令后写R1，因而发生数据冲突。

如果硬件上不采取措施，则第2条指令SUB至少应该推迟两个时钟周期（2×100ns），即SUB指令中的指令译码并取数周期应该在ADD指令的写回周期之后才能保证不会出错，见表。

3）如果硬件上加以改进，则只延迟一个时钟周期即可（100ns）。

因为在ADD指
令中，运算周期就已经将结果得到了，可以通过数据旁路技术在运算结果得到的时候将结果快速地送入寄存器RI，而不需要等到写回周期完成，见表。

38、解析：
1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。

2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），
阶码最小的数。

当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。

当阶码的基值是16时，最大正数：0.111111；0，11…1，真值是（1-2-23）
×16127：最小正数：1，0000000：0，0001.0，真值是16-129
3）在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。

4）对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。

格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。

39、解析：
1）首先，由于MDR为16位，因此可以得出存储字长为16位。

又由于采用了单字
长指令，因此指令字长为16位。

根据题知道需要实现105种操作，所以操作码需要
7位。

从题意可以看出，需要实现直接寻址、间接寻址、变址寻址、基址寻址这4
种寻址方式，故取两位寻址特征位，最后得指令格式为
其中，操作码占7位，可完成105种操作；寻址方式I占2位，可实现4种寻址
方式；形式地址A占7位，故直接寻址的范围为2'=128。

由于存储字长为16位，因此一次间接寻址的寻址范围为216=64K。

2）双字长指令格式如下：
形式地址A和B共同构成新的形式地址，故形式地址占23位，所以可直接寻址的范
围为223=8M。

3）容量为8MB，即8M×8位的存储器。

由于现在的存储字长（或者因为MDR为
16位）为16位，因此可以将8MB写成4M×l6位。

从上面问题可以知道，双字长指令可以访问8MB的容量，肯定可以满足要求，是一种不错的办法。

还有一种方法
就是将变址寄存器R x和基址寄存器R b取22位，那么就可以采用变址寻址和基址寻址来访问到4M的存储空间。