误码率在线测试电路设计

大连民族学院本科毕业设计（论文）误码率在线测试电路设计

学院（系）：机电信息工程学院

专业：电子信息工程

学生姓名：佟贵滨

学号：04021618

指导教师：李春杰

评阅教师：

完成日期：2008年6月15号

大连民族学院

摘要

由于种种原因数字信号在传输过程中不可避免地会产生差错，本文设计一误码率在线测试电路。它可以有效的检测通信系统的可靠性。

本文介绍了通信系统中帧同步的相关概念及其捕捉的方法，对误码率测试系统的基本原理进行了分析，提出了误码率测试系统的设计方案。本系统主要有FPGA和单片机两部分。用FPGA芯片实现了误码率测试的检测电路，用AT89S52单片机实现了误码率在线测试电路的主控部分，将FPGA的高可靠、高速的特点与单片机良好的数据处理和控制管理能力结合起来，使整个系统具有了良好的性能。

FPGA主要用MAX+plusⅡ为软件平台,基于FLEX10K芯片,通过硬件描述语言VHDL,采用自顶向下的设计流程完成误码的检测，并进行了时序仿真及调试，结果正确。这部分是本系统的核心。单片机主要完成误码率测试系统的数据的算法处理和实时显示的功能。其次单片机还起主控的作用，将误码率测试系统的其他模块连接起来。

关键词：误码率;现场可编程逻辑门阵列；帧同步

Abstract

Due to various reasons digital signal transmission in the process inevitably will produce errors, the paper design of a bit-error rate online test circuit. It can effectively test the reliability of communications systems.

This paper describes the communication system in the frame synchronization of related concepts and methods of capture, the bit error rate testing system for the basic principles of the analysis, the bit-error rate test system design. This system is mainly a FPGA and Single Chip Microcomputer in two parts. FPGA chip with a bit error rate testing of the detection circuit, with AT89S52 Single Chip Microcomputer the bit-error rate online test circuit main section, the FPGA will be highly reliable, high-speed MCU and the characteristics of a good data-processing and control Ability to integrate the management, so that the whole system is a good performance.

FPGA main MAX + plus Ⅱfor the software platform, based on FLEX10K chips, hardware description language VHDL, a top-down design process to complete the error detection, and the timing simulation and debugging, the results correct. This part is the core of the system. Single Chip Microcomputer to complete the main test system bit error rate of data processing algorithms and real-time display functions. This was followed by Single Chip Microcomputer also has the role of control, the bit-error rate testing system linking the other modules.

Key Words：bit-error; FPGA; frame synchronization

目录

摘要..................................................................................................................................... I Abstract ..................................................................................................................................... II 1 绪论. (1)

1.1 课题介绍 (1)

1.2 FLEX10K芯片 (1)

1.3 VHDL语言 (2)

1.4课题的主要内容 (3)

2 误码率测试的原理 (4)

2.1误码率的概念 (4)

2.2 帧的概念 (4)

2.3 帧同步码插入和捕捉的方法 (5)

2.4 同步状态保护和搜捕过程校核 (6)

2.4.1同步状态的保护 (6)

2.4.2 搜捕过程校核 (6)

3 误码率测试系统的硬件实现 (8)

3.1系统的总体设计方案 (8)

3.2误码率检测电路的设计 (8)

3.2.1 FPGA芯片介绍 (8)

3.2.2 FPGA电路的具体实现 (9)

3.3 CPU模块的设计 (10)

3.3.1 AT89S52功能简介 (10)

3.3.2 单片机最小系统的实现 (13)

3.4 8255扩展模块的设计 (14)

3.4.1 8255芯片的结构 (14)

3.4.28255的端口选择和控制字 (16)

3.4.3 扩展电路的电路的具体实现 (17)

3.5数码管显示模块的设计 (17)

4 软件设计 (19)

4.1 FPGA部分的设计 (19)

4.1.1 误码检测电路的设计 (19)

4.1.2 误码率测试电路的仿真和调试 (20)