EDA练习题
EDA习题
第一章绪论作业1、EDA的英文全称是什么？EDA的中文含义是什么？答：EDA的英文全称是Electronic Design Automation；中文含义是电子设计自动化。
5、FPGA和CPLD各包含几个基本组成部分？答：FPGA和CPLD均包含三个部分：可编程逻辑单元阵列、可编程互连、可编程I/O单元。
CPLD内部的可编程逻辑单元以乘积项阵列为主，而FPGA内部采用LUT加寄存器结构。
6、FPGA和CPLD各有什么特点？二者在存储逻辑信息方面有什么区别？在实际使用中，在什么情况下选用CPLD？在什么情况下选用FPGA？答：特点：CPLD内部的可编程逻辑单元以乘积项阵列为主，触发器数量相对FPGA要少，规模和复杂度较低。
FPGA内部采用LUT加寄存器结构，触发器数量多，规模和复杂度较高。
在存储逻辑信息方面，CPLD主要采用PROM存储信息；FPGA主要采用SRAM存储信息。
在实际使用中，一般规模逻辑设计，以控制功能为主的情况下优先选用CPLD。
对于复杂逻辑设计，需要存储大量数据的情况下优先选用FPGA。
10、对于目标器件为FPGA/CPLD的VHDL设计，其工程设计包括几个主要步骤？每步的结果是什么？答：主要设计步骤：（1）设计输入：采用HDL语言、原理图、状态图等方式，结果为设计的源代码。
（2）逻辑综合：将RTL级描述转换为优化过的具有特定工艺的门级实现，产生网表文件。
（3）目标器件的布线/适配：将综合器产生的网表文件映射到目标器件中，产生最终的下载文件。
（4）目标器件的编程/下载，得到具有特定功能的电路。
（5）硬件仿真、测试，11、名称解释逻辑综合、逻辑适配、行为仿真、功能仿真、时序仿真答：逻辑综合：将RTL级描述转换为优化过的具有特定工艺的门级实现，即网表文件。
逻辑适配：将综合器产生的网表文件映射到目标器件中，产生最终的下载文件。
行为仿真：将源程序直接送到VHDL仿真器中所进行的仿真。
功能仿真：将综合后的网表文件送到VHDL仿真器中所进行的仿真。
EDA习题集
《电子设计自动化（EDA）》习题集第一章、EDA技术概述一、填空题1、一般把EDA技术的发展分为 、、 三个阶段。
2、EDA设计流程包括 、 、、 四个步骤。
3、EDA的设计验证包括 、 、 三个过程。
4、EDA的设计输入包括 、 、 。
5、当前最流行的并成为IEEE标准的硬件描述语言包括和 。
6、将硬件描述语言转化为硬件电路的重要工具软件称为 。
二、单项选择题1、VHDL语言属于 描述语言。
A．普通硬件 B. 行为 C. 高级D. 低级2、基于硬件描述语言HDL的数字系统设计目前最常用的设计方法为A. 自底向上B. 自顶向下C. 积木式D. 顶层3、在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为A．仿真器 B. 综合器 C. 适配器 D.下载器4、在EDA工具中，能完成目标系统器件上布局软件称为A．仿真器 B. 综合器 C. 适配器 D.下载器 第2章、大规模可编程逻辑器件 一、填空题1、集成度是集成电路一项重要的指标，可编程逻辑器件按集成密度可分为 和 两类。
2、可编程逻辑器件的编程方式可分为 和 两类。
3、基于EPROM、E2PROM和快闪存储器件的可编程器件，在系统断电后编程信息 。
4、基于SRAM结构的可编程器件，在系统断电后编程信息 。
5、CPLD器件中至少包括 、 、 三种结构。
6、FPGA的三种可编程电路分别是 、、 三种结构。
7、根据逻辑功能块的大小不同，可将FPGA分为和 两类；据FPGA内部连线结构的不同，可将FPGA分为 和 两类；据FPGA采用的开关元件不同，可将FPGA分为 和 两类.8、目前常见的可编程逻辑器件的编程和配置工艺包括基于 、基于 和基于 三种编程工艺。
二、 单项选择题1、在下列可编程逻辑器件中，不属于高密度可编程逻辑器件的是A. EPLDB. CPLDC. FPGAD. PAL2、在下列可编程逻辑器件中，属于易失性器件的是A. EPLDB. CPLDC. FPGAD. PAL3、在自顶向下的设计过程中，描述器件总功能的模块一般称为A．底层设计 B. 顶层设计 C. 完整设计 D. 全面设计4、边界扫描测试技术主要解决 的测试问题A．印制电路板 B. 数字系统 C. 芯片 D. 微处理器 三、 简答题1、CPLD和FPGA有什么差异？在实际应用中各有什么特点？第3章、VHDL编程基础一、填空题1、VHDL设计实体的基本结构由 、、 、 和 等部分组成。
EDA技术EDA技术试卷(练习题库)(2023版)
EDA技术EDA技术试卷（练习题库）1、个项目的输入输出端口是定义在（）。
2、描述项目具有逻辑功能的是（）。
3、关键字ARCHITECTURE定义的是。
4、M AXP1USII中编译VHD1源程序时要求（）。
5、1987标准的VHD1语言对大小写是（）。
6、关于1987标准的VHD1语言中，标识符描述正确的是（）。
7、符合1987VHD1标准的标识符是（）。
8、VHD1语言中变量定义的位置是（）。
9、VHD1语言中信号定义的位置是（）。
10、变量是局部量可以写在（）。
11、变量和信号的描述正确的是（）。
12、关于VHD1数据类型，正确的是（）。
13、下面数据中属于实数的是（）。
14、下面数据中属于位矢量的是（）。
15、可以不必声明而直接引用的数据类型是（）。
16、STD_10GIG_1164中定义的高阻是字符（）。
17、STD_10GIG」164中字符H定义的是（）。
18、使用STD_1OG1G」164使用的数据类型时（）。
19、VHD1运算符优先级的说法正确的是（）。
20、如果a=1,b=0,则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。
21、不属于顺序语句的是（）。
22、正确给变量X赋值的语句是（）。
23、EDA的中文含义是（）。
24、EPF10K20TC144-4具有多少个管脚（）。
25、如果a=1,b=1,则逻辑表达式（aXORb）OR（NOTbANDa）的值是（）。
26、MAX+P1USII的，数据类型为std_1ogic_vector,试指出下面那个30、在一个VHD1,数据类型为integer,数据范围0to127,下面哪个赋31、下列那个流程是正确的基于EDA软件的FPGA/CP1D和变量的说法，哪一个是不正确的：（）。
33、下列语句中，不属于并行语句的是：（）。
34、O在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为。
35、不是操作符号它只相当与作用〃target=Zb1ank〃＞在VHD1的CASE语句中，条件句中的“二＞”不是操作符号，它只相当与O作用。
EDA期末复习题试题
复习题（开卷）一、填空题与简答题1、ASIC的中文含义是：专用集成电路。
2、在VHDL中主要有哪三种重载现象参数类型的重载；参数数目的重载；函数返回类型的重载。
3、简单可编程逻辑器件的主要有PROM、PLA、PAL、GAL4、CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个GAL器件:5、在设计中，常常采用的设计方法有直接设计方法、自顶向下和自底向上的设计方法。
6、CPLD的一般采用“与－或阵列”结构。
7、一个完整的VHDL程序包括库、程序包、实体、结构体和配置五个部分。
8、PLD的中文含义是：可编程逻辑器件。
9、“与－或”结构的可编程逻辑器件主要由四部分构成：输入电路、可编程“与”阵列、可编程或阵列、输出电路10、FPGA的一般采用“查找表”结构。
11．VHDL的全拼Very high speed integrated Hardware Description Language12．子程序有即过程（PROCEDURE）、函数〔FUNCTION〕两种类型。
13、CPLD的中文含义是复杂可编程逻辑器件。
14、复杂可编程逻辑器件的主要有CPLD 和FPGA 。
15、FPGA的中文含义是现场可编程门阵列。
16．CPLD的基本结构看成由可编程逻辑宏单元可编程I/O控制模块和可编程内部连线组成。
17．FPGA由可编程逻辑块（CLB）、可编程互连单元（I/O）和可编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。
18.EDA：电子设计自动化B：逻辑阵列块20.ESB：嵌入式系统块21.FAST TRACK：快速通道22.同步：各个逻辑单元共用一个时钟23．信号与变量使用时有何区别？答：（1）值的代入形式不同。
（2）变量值可以送给信号，信号值不能送给变量。
（3）信号是全局量，变量是局部量。
（4）操作过程不同。
24．VHDL语言在结构上分为哪几部分？答：VHDL语言在结构上一般分为实体（ENTITY）与结构体（ARCHITECTURE）两大部分。
eda复习题
EDA复习题选择题1.一个项目的输入输出端口是定义在。
A. 实体中B. 结构体中C. 任何位置D. 进程体2.描述项目具有逻辑功能的是。
A. 实体B. 结构体C. 配置D. 进程3.关键字ARCHITECTURE定义的是。
A. 结构体B. 进程C. 实体D. 配置4. 关于1987标准的VHDL语言中，标识符描述正确的是。
A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以5. VHDL语言中变量定义的位置是。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置6. VHDL语言中信号定义的位置是。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置7.变量和信号的描述正确的是。
A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别8.变量和信号的描述正确的是。
A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别9.下面数据中属于实数的是。
A. 4.2B. 3C. ‘1’D. “11011”10. 下面数据中属于位矢量的是。
A. 4.2B. 3C. ‘1’D. “11011”11. STD_LOGIG_1164中定义的高阻是字符。
A. XB. xC. zD. Z12. STD_LOGIG_1164中字符H定义的是。
A. 弱信号1B. 弱信号0C. 没有这个定义D. 初始值13.使用STD_LOGIG_1164使用的数据类型时。
A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明14. VHDL运算符优先级的说法正确的是。
A. 括号不能改变优先级B. 不能使用括号C. 括号的优先级最低D. 括号可以改变优先级15.如果a=1,b=0，则逻辑表达式（a AND b） OR（ NOT b AND a）的值是。
eda考试题及答案
eda考试题及答案题分为两部分～第一部分画图制pcb 版～分9个图，要分别进行练习～如下:1、用protel99画出原理图，并制出相应的3000*3000(mil)PCB板其中:U1的封装为DIP14，U2的封装为DIP16，R1、R2的封装为AXIAL0.3，C1的封装为RAD0.2，Y1的封装为XTAL1，S1的封装为DIP16，J2的封装为SIP2。
2、用protel99画出原理图，并制出相应的3000*3000(mil)PCB板其中:R1、R2、R3、R4、Rc、RL的封装为AXIAL0.4，Rw的封装为VR3，C1、C2、Ce的封装为RB.2/.4，Q1的封装为TO-92A，J1、J2的封装为SIP2。
3、用protel99画出原理图，并制出相应的2000*2000(mil)PCB板其中:R1、R2、R3的封装为AXIAL0.4，R的封装为VR2，UA741的封装为DIP8，JP1、JP2的封装为SIP2。
4、用protel99画出原理图，并制出相应的3000*3000(mil)PCB板其中:R1、R2、R3、R4、R5、R6、R7的封装为AXIAL0.4，U1、U2、DS1的封装为DIP16。
5、用protel99画出原理图，并制出相应的2000*2000(mil)PCB板其中:U1、U2的封装为DIP14，J1、J2的封装为SIP2。
6、用protel99画出原理图，并制出相应的2000*2000(mil)PCB板其中:U1的封装为DIP16，U2、U3的封装为DIP14， J2的封装为SIP3。
7、用protel99画出原理图，并制出相应的2000*3000(mil)PCB板其中:R1、R2、R3、R4、R5、R6、R7的封装为AXIAL0.4，Rw的封装为VR3，U1的封装为DIP8， J1的封装为SIP2。
8、用protel99画出原理图，并制出相应的2000*2000(mil)PCB板其中: U1的封装为DIP16，U2的封装为DIP14，J1的封装为SIP6。
EDA技术复习题
一、填空1、ASIC的中文含义是__专用集成电路_____；2、EDA的中文含义是_电子设计自动化；3、PROM的中文含义是_______4、EEPROM的中文含义是_______5、SOPC的中文含义是_______6、PLD的中文含义是______可编程逻辑器件_____________；7、HDL的中文含义是_硬件描述语言；8、CPLD的中文含义是_复杂可编程逻辑器件；9、FPGA 的中文含义是_现场可编程门阵列。
10、LUT的中文含义是__查找表_______________。
11、RTL的中文含义是_寄存器传输级(Register Transfer Level)12、PAR的中文含义是_布局布线13、UUT的中文含义是_被测单元(Unit Under Test)14、JTAG的中文含义是_联合测试行动小组(Joint Test Action Group)15、在ISE软件中的原理图输入时，用元件符号INV表示非门。
16、目前应用最广泛的HDL(硬件描述语言)有__VHDL语言，_Verilog HDL_语言。
17、FPGA在结构上主要分成三个部分：可编程逻辑单元,可编程输入输出单元,可编程连线.CPLD在结构上主要分成三个部分：可编程逻辑宏单元,可编程输入输出单元,可编程内部连线18、目前主流的FPGA都采用了基于SRAM 工艺的查找表结构。
FPGA芯片主要由6部分构成，分别是可编程I/O单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
19、CPLD由可编程的与/或阵列以及宏单元库构成，CPLD主要由可编程I/O单元、基本逻辑块、互连资源和其它辅助功能模块构成。
20、Xilinx 公司器件主要包括Xilinx CPLD 芯片、FPGA 芯片、PROM 芯片，其中，XC9500系列是属于CPLD 芯片，而Spartan 类和Virtex 类是属于FPGA芯片，在这两大类芯片中Virtex 类是高端产品。
EDA技术期末复习题
EDA技术期末复习题1．结构体中包含了四类功能描述语句：语句、______________语句、子程序调用语句和语句。
(P304)2. 下列关于程序包的用法正确的是: ________ (P319)A、一个程序包中只能包含常数说明，VHDL数据类型说明，元件定义和子程序这几种结构之一或他们中的几种B、程序包首可以独立定义和使用C、程序包结构中，必须同时含有程序包首和程序包体D、一个完整的程序包中，程序包首名和程序包体名可以不是同一个名字3. 参数传递说明语句以关键词引导一个类属参量表，通常在实体中的位置处于语句之前。
(P300-301)4. 下列逻辑操作符中哪个的优先级最高：_______。
A. ANDB. ORC. NOTD. XOR5. 下列关于操作符说法不正确的是:_______ (P333)A、关系操作符的操作对象可以是VHDL中的任何数据类型构成的操作数B、关系操作符的返回值是布尔类型数据C、MOD和REM的操作数数据类型只能是整数，运算操作结果也是整数。
D、SLL是左移位操作，右边跟进的位补零6. 下列说法正确的是: _______。
(P332)A、只有BIT型和整型数据可以参与加减运算。
B、操作符是有优先级别的，其中逻辑运算符的级别最低。
C、BIT 、BOOLEAN和STD_LOGIC可以进行逻辑运算D、a nand b nand c 这串运算可以不加括号7. 下列语句中，不属于并行语句的是：________A、进程语句B、CASE语句C、元件例化语句D、WHEN…ELSE…语句8. 下列语句中，不属于顺序语句的是：_______。
A. WHEN…ELSE…语句B. IF语句C. LOOP语句D. CASE语句9. 以下关于VHDL中常量的声明正确的是________A、Constant Width ：Integer=8；B、Constant Width ：Integer ：= 8；C、Variable Width ：Integer = 8；D、Variable Width ：Integer ：= 8；10. 下列哪个库需要在VHDL程序中明确打开并指定________A、STDB、IEEEC、WORKＤ、自定义库11. VHDL中最为常用的是库。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章一、填空题1、目前，应用最为广泛的可编程逻辑器件是CPLD和FPGA 。
2、第三方EDA工具中，逻辑综合性能最好的是Synplify,仿真功能最强大的是ModelSim。
3、数据处理子系统主要由存储器、运算器、数据选择器等功能电路组成。
4、数字系统设计的方法有模块设计法、自顶向下设计法和自底向上设计法等。
5、VHDL工程设计流程主要包括设计系统任务分析，确定逻辑算法，确立系统及子系统模型，系统（或模块）逻辑描述，逻辑电路级设计及系统仿真，系统的物理实现等步骤。
二、选择题1、CPLD/FPGA最显著的特点不包括（B ）。
A. 高集成度B.可移植性C. 高速度D. 高可靠性2、下列硬件描述语言中成为IEEE标准的是（A ）。
A. VHDLB. ABELC. System VerilogD. System C3、数字系统设计的全过程不包括（ D ）。
A. 系统级B. 电路级C. 物理级D. RTL级4、将VHDL程序直接送入VHDL仿真器，只根据VHDL的语义对VHDL所描述的内容进行仿真，这种仿真方式称为（A ）。
A. 行为仿真B. 功能仿真C.时序仿真D. 门级仿真5、可以将VHDL程序设计进行编译、优化、转换和综合后得到VHDL 网表文件（ C ）。
A. 编译器B. 仿真器C. 综合器D. 适配器练习二一、填空题1、最早颁布的VHDL的标准版本是IEEE-1076。
2、VHDL采用相对独立设计系统，因此对工程师对硬件电路知识了解程度的要求不高。
3、VHDL的程序结构特点是将一项设计实体分成内部和外部。
4、在数字电路中，普通的TTL门或CMOS门只有两个状态，即0 和15、符号<=的含义是传值。
二、选择题1、下列硬件描述语言中最适合于描述门级电路的是（C）。
A. VHDLB. Verilog HDLC. ABELD. AHDL2、综合时，VHDL源程序不需要依次下面哪个层次的转化（ B ）。
A. 行为级B. 系统级C. RTL级D. 门级3、受支持程度最高的硬件描述语言是（A）。
A. VHDLB. ABELC. AHDLD. SystemVerilog4、三态门的输出状态不包括（D）。
A. 逻辑0B. 逻辑1C. 高阻态D. 低阻态5、下列哪个不是一个可综合的VHDL描述的最基本的逻辑结构中最不可缺少的三个部分（C）。
A.标准库说明B. 实体C. 配置D. 结构体练习三一、填空题1、实体主要用于描述实体与外部电路的接口。
2、类属参量以关键词GENERIC 引导一个类属参量表。
3、VHDL语言中的库分为IEEE库和STD库两类。
4、STD库包含了符合VHDL语言标准的两个标准程序包：STANDARDTEXTIO5 默认配置格式选择不包含块语句、元件的模块的构造体。
二、选择题1、用于存放各个设计模块共享的数据类型、常数和子程序等（A）。
A. 程序包B.库C. 配置语句D. 实体2、结构体的描述方式不包括（C）。
A. 行为描述B. 数据流描述C. RTL描述D. 结构化描述3、IEEE标准程序包不包括（D）。
A. STD_LOGIC_1164B. NUMERIC_BITC. NUMERIC_STDD. TEXTIO4、用于描述设计实体的内部构造及实体端口间的逻辑关系（B）。
A. 结构体B. 实体C. 进程D. 子程序5、VHDL的子程序类型有（B）。
A. 进程B. 过程和函数C. 配置D. 程序包练习四一、填空题1、VHDL语言文字主要包括.数值标识符。
2、数字系统设计中，常用的数据对象有常量变量信号。
3VHDL语言的数据类型包括标量型复合类型存取类型文件类型.4、VHDL语言中预定义的整数范围为-2147 483 647~+2147 483 6475、VHDL允许定义两种不同类型的数组，即限定性数组非限定性数组二、选择题1、VHDL语言数值型文字不包括（C ）。
A. 数字型B. 字符串型C. 整型D. 位串型2、VHDL实数型文字表达正确的是（ B ）。
A. 159E5B. 34.633C. 8#175#D. 50pf3、信号在中不能定义，只能使用（ D ）。
A. 程序包B. 实体C. 结构体D.子程序4、能够将标准逻辑位矢量类型转换成位矢量类型的转换函数是（ C ）。
A. TO_BITVECTORB. TO_STDLOGICVECTORC. TO_STDLOGICD. TO_BIT5、VHDL语言的4类操作符中，哪个不完全是逻辑和算数操作的最基本的操作符的单元（D ）。
A. 逻辑操作符B. 关系操作符C. 算术操作符D. 重载操作符练习五一、填空题1、从执行顺序上划分，VHDL语言可以分为顺序语句并行语句两大类。
2、VHDL赋值语句由赋值目标赋值符号赋值源三个基本部分组成。
3、VHDL语言中的进程在运行时只存在两种状态：等待执行4、子程序的结构包括子程序首子程序体5、REPORT子句的默认输出字符SEVERITY子句的默认输出是错误等级。
二、选择题1、下列语句中不属于流程控制语句的是（ B ）。
A. IF语句B.ASSERT语句C. LOOP语句D. EXIT语句2、IF语句的条件表达式中只能是（ A ）。
A. 关系运算操作和逻辑运算操作的组合B. 关系运算操作和算术运算操作的组合C. 算术运算操作和逻辑运算操作的组合D. 逻辑运算操作和重载运算操作的组合3、当前面所有条件句中的选择值未能完整覆盖CASE语句中表达式的取值时，最末一个条件句中必须使用关键字（ A ）。
A. OTHERSB.EXITC. NULLD. REPORT4、LOOP循环语句的三种表达方式不包括（ C ）。
A. 单个LOOP语句B. FOR_LOOP语句C. UNTIL_LOOP语句D. WHILE_LOOP语句5、在仿真时出现致命错误而必须立即停止的错误等级是（D ）。
A. ERRORB. WARNINGC. NOTED. FAILURE练习六一、填空题1、PROCESS语句主要由进程说明部分顺序描述语句敏感信号参数表三部分组成。
2.CASE语句只能顺序语句使用而选择信号赋值语句可用并行语句。
3、元件例化语句中的接口表达式有名字关联方式和位置关联式两种方式。
4、设计从外部端口改变元件内部参数或结构规模的元件可以使用元件例化语句语句。
生成语句有两种不同的语句格式,分别为FOR语句结构和IF语句结构。
二、选择题1、下列语句中，不属于并行语句的是（D ）。
A. PROCESSB. PORT MAPC. GENERATED. CASE2、进程说明部分不允许定义（D ）。
A. 数据类型B. 属性C. 子程序D. 信号3、在一个使用了敏感表的进程中不能含有以下哪个语句（ A ）。
A. WAITB.LOOPC. CASED. NEXT4、表示端口映射的关键字是（ B ）。
A.GENERIC MAPB. PORT MAPC. GENERATED. COMPONENT5、生成语句的组成部分中，在某些情况下不是必须的是（C ）。
A. 生成方式B. 说明部分C. 标号D. 并行语句编程题1、分别使用Process语句、when-else语句和case-when语句完成3-8译码器的设计。
一、LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DECODER ISPORT(A,B,C:IN STD_LOGIC;Y:OUT BIT_VECTOR(7 DOWNTO 0));END ENTITY DECODER;ARCHITECTURE ART1 OF DECODER ISSIGNAL SR:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINSR<=C&B&A;Y<=”00000001” SLL(CONV_INTEGER(SR));END ARCHITECTURE ART1;--Process语句ARCHITECTURE ART2 OF DECODER ISSIGNAL SR:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINSR<=C&B&A;PROCESS(SR) ISBEGINY<=(OTHERS=>’1’);Y(CONV_INTEGER(SR))<=’1’;END PROCESS;END ARCHITECTURE ART2;--when-else语句ARCHITECTURE ART3 OF DECODER ISSIGNAL SR:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINSR<= C&B&A;Y(0)<=’1’ WHEN SR=”000” ELSE ‘0’;Y(1)<=’1’ WHEN SR=”001” ELSE ‘0’;Y(2)<=’1’ WHEN SR=”010” ELSE ‘0’;Y(3)<=’1’ WHEN SR=”011” ELSE ‘0’;Y(4)<=’1’ WHEN SR=”100” ELSE ‘0’;Y(5)<=’1’ WHEN SR=”101” ELSE ‘0’;Y(6)<=’1’ WHEN SR=”110” ELSE ‘0’;Y(7)<=’1’ WHEN SR=”111” ELSE ‘0’;END ARCHITECTURE ART3;--case-when语句ARCHITECTURE ART4 OF DECODER ISSIGNAL SR:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINSR<= C&B&A;PROCESS(SR) ISBEGINCASE SR ISWHEN “000”=>Y<=”00000001”;WHEN “001”=>Y<=”00000010”;WHEN “010”=>Y<=”00000100”;WHEN “011”=>Y<=”00001000”;WHEN “100”=>Y<=”00010000”;WHEN “101”=>Y<=”00100000”;WHEN “110”=>Y<=”01000000”;WHEN “111”=>Y<=”10000000”;WHEN OTHERS=>Y<=”00000000”;END CASE;END PROCESS;END ARCHITECTURE ART4;2、设计一个16位减法器，要求由4个并行进位的4位减法器串接而成。