微机原理-第2章1
合集下载
微机原理第二章资料精品PPT课件
▪ 总线接口部件（BIU） ▪ 组成：①段寄存器(DS、CS、ES、SS)；
②16位指令指针寄存器IP(指向下一条要取出的指令代码)； ③20位地址加法器(用来产生20位地址)； ④6字节(8088为4字节)指令队列缓冲器； ⑤总线控制逻辑。 ▪ 功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和 I/O接口之间的数据传送。
取指令 执行指令 取指令 执行指令 取指令 执行指令
时间
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
8
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
微型计算机原理及其应用
——8086/8088
1
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
9
8086/8088微处理器——微处理器的内部寄存器
8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包 括指针寄存器、变址寄存器等。
一. 通用寄存器
8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数， 也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称 为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器 在具体使用上有一定的差别。
②16位指令指针寄存器IP(指向下一条要取出的指令代码)； ③20位地址加法器(用来产生20位地址)； ④6字节(8088为4字节)指令队列缓冲器； ⑤总线控制逻辑。 ▪ 功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和 I/O接口之间的数据传送。
取指令 执行指令 取指令 执行指令 取指令 执行指令
时间
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
8
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
微型计算机原理及其应用
——8086/8088
1
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
9
8086/8088微处理器——微处理器的内部寄存器
8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包 括指针寄存器、变址寄存器等。
一. 通用寄存器
8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数， 也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称 为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器 在具体使用上有一定的差别。
微机原理课件第2章
与DS配合使用 用SI存放源操作数的偏移地址 用DI存放目标操作数的偏移地址
13
5. 指令指针寄存器
IP寄存器 —— 指令指针寄存器，存放下一次要取
出执行的指令的偏移地址 •与CS结合使用构成真正的指令物理地址 (CS*16+IP) •用户不能直接更新使用，只能由系统自动更新
14
部分寄存器一般用途示意
重叠
但要求：段的分配只能从地址低4位均为0的内存单 元开始
31
存储器分段图示
最大64KB，最小16B
32
存储器分段例
33
段首地址、段基地址和偏移地址
60000H 60002H 00H 12H
段首地址(20位)
××× ••• ×××
偏移地址 =0002H
0000 一定为0
段基地址（16位）
每个段都从低4位为0的存储单元开始 段首地址的高16位称为段基地址 偏移地址为相对于段首地址的偏移量
8086/8088提供20条地址总线，可寻址的存储空间为
220=1MB
每个存储单元的地址均为20位(但一般用5个十六进制 数书写)
地址范围为：00000H--0FFFFFH
21
字节数据与字数据的存储
存储在一个存储单元中的数据称为字节数据
字节数据的存储：按顺序存放
其存储单元的地址，叫做该字节数据的存储地址
17
标志寄存器置位问题
状态标志位由ALU运算的结果置位
控制标志位需要在程序中用专门的指令置位
18
运算对标志位的影响的例
19
第2主题问题 8086/8088的存储器组织
主要内容：
微机原理第二章
图 2-18
•
•
2.4、三态输出电路
由于记忆元件由触发器组成的，而触发器只 有两种状态：0和1，所以每条信号线只能传送一 个触发器的信息（ 0或1）。如果一条信号线既能 与一个触发器接通，也可以与其断开而与另一个
触发器接通，则一条信息传输线可以传输随意多
个触发器的信息了。
为了达到以上目的在电路上专门设计了三态 门输出电路。其电路工作原理见图2-19所示，它 是由两个或非门和NMOS晶体管（T1、T2）及 一个非门组成。
下面简要介绍RS触发器、D触发器和 JK触发器，因为这些类型的触发器是计算 机中最常见的基本元件。 1、RS触发器 基本RS触发器 可用两个与非门交 叉联接而成，如图22所示。当S=1而 R=0时，Q=1为置位， 当S=0而R=1时， Q=0称为复位。
2、D 触发器
RS 触发器有两个输入端 S 和 R 。为了存储一个高电
移位寄存器的电路原理图见2-10所示。
图 2-10
可控移位寄存器，是在整机运行中，有控制电路控
制，以保证其在适当时机参与协调工作。这个电路也和 图2-7的L控制门一样，只要在每一位的电路上增加一个L 门即可以达到控制的目的。
SHL——左移（Shift to the Left） SHR——右移（Shift to the Right）
地址总线AB 传送CPU发出的地址，以寻址存储单元或I/O端口。 AB的宽度决定了计算机系统能够使用的最大的存 储器容量。如：地址总线为20条，用A19～A0表示， 可寻址220=1M的存储空间 控制总线CB 向计算机系统的各部件发送操作命令和定时信息。 带有上横线的表示低电平有效,无上横线的表示高 电平有效 如：ALE(address latch enable)、INTR高电平有 效，MEMW、MEMR、IOR、IOW、INTA低电平有效
微机原理 第二章
（1）算术逻辑运算单元（ALU）
是一个16位的运算器，可用于8位、16位二 进制算术和逻辑运算，也可按指令的寻址方 式计算寻址存储器所需的16位偏移量。
h
11
（2）标志寄存器
是一个16位的寄存器，反映CPU运算的状态特 征和存放某些控制标志。8086使用了9位
➢ CF进位标志：当执行一个加法（或减法）运算使 最高位产生进位（或借位）时，CF为1，否则为0
h
4
系统
总
总线
线
接
口
第二级
部
Cache
Cache
件
总线
第一级 取指 指令 Cache
取指/译码部件
装载 调度/执行部件
第一级 数据
Cache 存储 回退部件
指令缓冲池
寄存器组
微处理器内部功能结构图
h
5
2.1.2 微处理器的工作过程
微处理器的工作过程是执行程序的过程，而 执行程序就是顺序执行一条条指令。微处理 器执行指令步骤如下：
h
14
AX在算术运算中用作累加器；BX在计算存储器 地址时常用作基址寄存器；CX在串操作指令及 循环中用作计数器等。
（4）专用寄存器
都是16位 寄存器， 一般用来 存放地址 的偏移量
基数指针寄存器BP 堆栈指针寄存器SP 源变址寄存器SI 目的变址寄存器DI
存取位于当前堆栈段中 的数据所在的偏移地址
数据寄存器既可作为16位，也可作为8位数据 寄存器使用。当用作16位时，称为AX，BX， CX，DX；当用作8位时，AH，BH，CH，DH存放 高位字节，AL，BL，CL，DL存放低位字节。 这样，4个16位寄存器就可当作8个8位寄存器 来使用。
4个16位的数据寄存器除用作通用寄存器外，
是一个16位的运算器，可用于8位、16位二 进制算术和逻辑运算，也可按指令的寻址方 式计算寻址存储器所需的16位偏移量。
h
11
（2）标志寄存器
是一个16位的寄存器，反映CPU运算的状态特 征和存放某些控制标志。8086使用了9位
➢ CF进位标志：当执行一个加法（或减法）运算使 最高位产生进位（或借位）时，CF为1，否则为0
h
4
系统
总
总线
线
接
口
第二级
部
Cache
Cache
件
总线
第一级 取指 指令 Cache
取指/译码部件
装载 调度/执行部件
第一级 数据
Cache 存储 回退部件
指令缓冲池
寄存器组
微处理器内部功能结构图
h
5
2.1.2 微处理器的工作过程
微处理器的工作过程是执行程序的过程，而 执行程序就是顺序执行一条条指令。微处理 器执行指令步骤如下：
h
14
AX在算术运算中用作累加器；BX在计算存储器 地址时常用作基址寄存器；CX在串操作指令及 循环中用作计数器等。
（4）专用寄存器
都是16位 寄存器， 一般用来 存放地址 的偏移量
基数指针寄存器BP 堆栈指针寄存器SP 源变址寄存器SI 目的变址寄存器DI
存取位于当前堆栈段中 的数据所在的偏移地址
数据寄存器既可作为16位，也可作为8位数据 寄存器使用。当用作16位时，称为AX，BX， CX，DX；当用作8位时，AH，BH，CH，DH存放 高位字节，AL，BL，CL，DL存放低位字节。 这样，4个16位寄存器就可当作8个8位寄存器 来使用。
4个16位的数据寄存器除用作通用寄存器外，
微机原理课件课本 第二章节
微型计算机原理及其应用第二章80x86微处理器合肥工业大学计算机与信息学院2012-02第二章80x86微处理器2.1 微处理器的基本结构2.2 Intel8086微处理器2.3 8086中的程序状态字和堆栈2.4 8086系统的组成2.5 8086系统时钟和总线周期2.6 80386微处理器*2.7 80486微处理器*2.8 Pentium处理器*22.1 微处理器的基本结构1. 算术逻辑单元ALU2. 控制器3. 总线与总线缓冲器4. 寄存器阵列32.1.1 算术逻辑单元ALU数学问题的求解可分解为算术和逻辑运算实现。
¾在算术运算中，若符号数采用补码表示，则减法可用加法实现；乘除法可通过多次的加减和移位实现。
¾在逻辑运算中，只要具备“与”、“或”、“非”、“异或”等功能的部件就能实现各种复杂的逻辑运算。
¾所以，在不考虑数据信息表示方式的情况下，计算机只要具备加法、“与”、“或”、“非”等运算和移位操作功能，就能实现各种算术运算和逻辑运算。
算术逻辑单元(Arithmetic Logic Unit，ALU)¾是一个对二进制数进行算术和逻辑运算的部件。
42.1.1 算术逻辑单元ALUALU的主要功能¾硬件实现基本运算加、减、求补、与、或、非、异或、移位、BCD码运算的十进制调整等。
¾乘除法运算中低档的8位微处理器：乘除法运算是通过软件编程实现的，它由加、减、移位功能组合完成。
高档的8位微处理器和16位以上的微处理器：专用的乘除法指令，其乘除法运算功能也由硬件电路来完成。
¾浮点运算在8位或16位微处理器中，所有数都采用定点数表示，浮点数由两个定点数组成，浮点运算采用软件编程实现。
高性能微处理器中集成了专门的浮点处理器，并有专门的浮点运算指令。
562.1.1 算术逻辑单元ALUALU 的构成与工作原理数据寄存器标志寄存器十进制调整ALU 内部总线内部总线☆核心：加法器（与门+或门电路）加法运算减法运算：补码表示Î加法乘除运算：用移位操作实现数据经内部总线进入DRDR 的待运算数据和FR 的进位标志(CF)输入ALU结果送DB 或DR ，同时将运算结果的状态送FR 保存。
微机原理第二章讲解
2．3．1 缓冲R（Buffer Register ）
图是一个4位缓冲寄存器的电路原理图。
Y3
X3 Y2 X2 Y1 X1 Y0
X0
Q3 D3
CLK
Q2D2 CLK
Q1 D1 CLK
Q0D0 CLK
CLK
CLR 图 4位缓冲寄存器的电路原理图
可控缓冲寄存器是在缓冲寄存器的基础上，在输 入端增加了一个“装入门L” ，其电路图如图所示。
X3
X2
X1
X0
L
&&
&&
&&
&&
≥1
≥1
≥1
≥1
QD
QD
Q D1
QD
33
22
1
00
CLK CLR
图 可控缓冲寄存器
L门的作用：L为高电平时，数据可装入；低电平时，
数据自锁在其中。
X3 X2
X1
X0
L
≥1
≥1
≥1
≥1
Q3 D3
Q2 D2
Q1 D1
Q0 D0
图2-14 可控缓冲寄存器
CLK CLR
在讲计算机原理时，经常会用到L门。要记L门 的作用。可控缓冲寄存器的符号如图示。
2．2．2 D触发器
D
SQ
RQ
图2-5
D触发器
D
&
RQ
CLK
&
SQ
图2-6 时标D触发器
D触发器只有一 个输入端,其原 理如图2-5所示.
时标D触发器
边沿D触发器
在正半周前沿，才有可能使触发器翻转。 触发器电路如图所示。
微机原理第02章1
第2章： 溢出和进位的对比
例1：3AH＋7CH＝B6H
无符号数运算： 58＋124＝182 范围内，无进位 有符号数运算： 58＋124＝182 范围外，有溢出
例2：AAH＋7CH＝（1）26H
无符号数运算： 170＋124＝294 范围外，有进位 有符号数运算： －86＋124＝28 范围内，无溢出
常用来存放双字长数据的高16位，或存放外设端口地址
第2章：（2）变址寄存器
16位变址寄存器SI和DI 常用于存储器变址寻址方式时提供地址
SI是源地址寄存器（Source Index） DI是目的地址寄存器（Destination Index）
在串操作类指令中， SI 、 DI 还有较特殊的 用法 现在不必完全理解，以后会详细展开
第2章：溢出和进位的应用场合
处理器对两个操作数进行运算时，按照无 符号数求得结果，并相应设置进位标志 CF； 同时，根据是否超出有符号数的范围设置 溢出标志OF 应该利用哪个标志，则由程序员来决定。 也就是说，如果将参加运算的操作数认为 是无符号数，就应该关心进位；认为是有 符号数，则要注意是否溢出
第2章：符号标志SF（Sign Flag）
运算结果最高位为1，则SF＝1； 否则SF＝0
有符号数据用最高有效位表示数据的符号 所以，最高有效位就是符号标志的状态
3AH＋7CH＝B6H，最高位D7＝1：SF＝1
84H＋7CH＝（1）00H，最高位D7＝0：SF＝0
第2章：奇偶标志PF（Parity Flag）
第2章：辅助进位标志AF（Auxiliary Carry Flag）
运算时D3位（低半字节）有进位或
借位时，AF＝1；否则AF＝0
这个标志主要由处理器内部使用， 用于十进制算术运算调整指令中， 用户一般不必关心 3AH＋7CH＝B6H，D3有进位：AF＝1
微机原理第2章习题与标准答案
习题一、选择题1.8086/8088CPU内部有一个始终指示下条指令偏移地址的部件是_______。
A. SPB.CSC.IPD.BP答案：C2. 指令队列的作用是_________。
A.暂存操作数地址B.暂存操作数C.暂存指令地址D.暂存预取指令答案：D3. 8086/8088下列部件中与地址形成无关的是______。
A. ALUB. 通用寄存器C. 指针寄存器D. 段寄存器答案：A4.对于8086，下列说法错误的是_______。
A.段寄存器位于BIU中B.20位的物理地址是在EU部件中形成的C.复位后CS的初值为FFFFHD.指令队列的长度为6个字节答案：B5.8086/8088中ES、DI分别属于_______。
A. EU、BIUB. EU、EUC. BIU、BIUD. BIU、EU答案：D6.BIU与EU工作方式的正确说法是_______。
A. 并行但不同步工作B.同步工作C. 各自独立工作D. 指令队列满时异步工作，空时同步工作答案：A7.在执行转移、调用和返回指令时，指令队列中原有的内容_______。
A.自动清除B.用软件清除C.不改变D.自动清除或用软件清除答案：A8.下列说法中，正确的一条是______A. 8086/8088标志寄存器共有16位，每一位都有含义。
B. 8088/8086的数据总线都是16位。
C. 8086/8088的逻辑段不允许段的重叠和交叉D. 8086/8088的逻辑段空间最大为64KB，实际应用中可能小于64KB。
答案：D9.8086/8088工作于最大模式，是因为_____。
A.可以扩展存储容量B.可以扩大I/O空间C.可以构成多处理器系统D.可以提高CPU主频答案：C10.8088/8086最大模式比最小模式在结构上至少应增加_____。
A.中断优先级控制器B.总线控制器C.数据驱动器D.地址锁存器答案：B11.组成最大模式下的最小系统，除CPU、时钟电路，ROM，RAM及I/O接口外，至少需增加的芯片类型为______。
微机原理2-1：8088CPU内部结构、寄存器组、存储器组织
栈段和附加段。
段寄存器即是存放各个逻辑段段首地址的寄 存器。
23
存储器的分段管理
8088有20条地址线， 20＝1MB， 最大可寻址空间为 2 可寻址的地址范围为 00000H～FFFFFH 该地址称物理地址 硬件用 20位的物理地址来对存储单元进行寻 址
24
存储器的分段管理
由于 8088 中的地址寄存器都是 16 位的，用 户不能直接使用20位的物理地址，编程时需 要使用逻辑地址来寻址存储单元。 物理地址 14700H 逻辑地址由两个16位数构成，其形式为： 逻辑地址 1460H:100H 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量）
分隔符
7
②指针和变址寄存器 共BP、SP、SI、DI四个 BP：基址指针寄存器Base Pointer ，默认表示
堆栈段基地址；
SP：堆栈指针寄存器Stack Pointer，指示栈顶 SI：源变址寄存器Source Index DI：目的变址寄存器Destination Index
8
2、标志寄存器 标志寄存器（ FR ）是 一个 十六位的 寄存器，但只利用了其中的9位：六个条 件标志和三个控制标志。
CLI 指令复位中断标志：IF＝0
STI 指令置位中断标志：IF＝1
20
陷阱标志TF（Trap Flag）
用于控制处理器是否进入单步执行方式： 设置TF＝0，处理器正常工作； 设置 TF＝1，处理器每执行一条指令就中断一次， 中断编号为 1 （称单步中断）， TF 也被称为单 步标志。 单步执行和单步调试
注意： PF 标志仅反映最低 8 位中“ 1 ”的个数
微机原理第2章
控制标志有3个，即 ① 方向标志DF(direction flag) ② 中断允许标志IF(interrupt enable flag) ③ 跟踪标志TF(trap flag)又称为单步标志
3. 8086的总线周期的概念
指令周期、总线周期及时钟周期
微机系统的工作，必须严格按照一定的时间关系（顺 序）来进行，CPU定时所用的周期有三种，即指令周期、总 线周期和时钟周期。
2. 执行部件
功能：从BIU的指令队列中取出指令代码，经指令译码器译码后执行 指令所规定的全部功能。执行指令所得结果或执行指令所需 的数据，都由EU向BIU发出命令，对存储器或I/O接口进行读 / 写操作。由下列4部分组成： ① 4个通用寄存器，即AX、BX、CX、DX； ② 4个专用寄存器，即 基数指针寄存器BP（base pointer） 堆栈指针寄存器SP(stack pointer) 源变址寄存器SI(source index) 目的变址寄存器DI(destination index)； ③ 标志寄存器； ④ 算术逻辑部件ＡＬＵ(arithmetic logic unit)。
AH BH CH DH AL BL CL DL
累加器 基址寄存器 计数寄存器 数据寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器 指令指针寄存器 标志寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
数据寄存器
SP BP SI DI
IP
通Байду номын сангаас寄存器
地址指针和 变址寄存器
总线周期 T2 T3 T4
缓冲
数据
① T1状态，发地址信息,以指出要寻址的存储 单元或外设端口的地址。 ② T2状态，撤销地址，使总线低16位浮置成 高阻状态为传输数据做准备，总线的高4位输 出状态信息，用来表示中断允许状态以及当 前正在使用的段寄存器名等。 ③ T3状态，高4位 提供状态信息，低16位数 据 ④ T3之后，可能插入TW ⑤ 在T4状态，结束。
最新微机原理与接口技术第2章1PPT课件
20
2.2.1 通用寄存器
AX、BX、CX、DX
➢ 一般用于存放参与运算的操作数或运算结果 ➢ 每个数据寄存器都是16位的，但又可将高、低8
位分别作为两个独立的8位寄存器来用。高8位分 别记作AH、BH、CH、DH，低8位分别记作AL， BL，CL，DL。 ➢ 注意，8086/8088 CPU的14个寄存器除了这4个 16位寄存器能分别当作两个8位寄存器来用之外， 其它寄存器都不能如此使用。
OF DF IF TF SF ZF
AF
PF
CF
根据功能，8086的标志可以分为两类： ➢ 状态标志：表示前面的操作执行后，ALU
处于何种状态，可能会影响后面的操作 ➢ 控制标志：人为设置的，可以用专门的设
置和清除指令，用于对某种功能的控制
27
状态标志
有6个，即SF、ZF、PF、CF、AF和OF ① 符号标志SF (sign flag ) ② 零标志ZF (zero flag) ③ 奇偶标志PF (parity flag) ——低8位1的个数为偶数，PF=1 ④ 进位标志CF (carry flag) ——最高位产生进位CF=1 ⑤ 辅助进位标志AF (auxiliary carry flag) ⑥ 溢出标志OF (overflow flag) ——算术运算产生溢出
本章主要内容
8086微处理器 80286、80386 Pentium
1
总线接口部件（BIU）的组成
4个16位段地址寄存器 CS 16位的代码段寄存器 DS 16位的数据段寄存器 ES 16位的附加段寄存器 SS 16位的堆栈段寄存器
16位的指令指针寄存器IP (Instruction Pointer)
——8位运算结果超出-128~+127 ——16位运算结果超出-32768~+32767
2.2.1 通用寄存器
AX、BX、CX、DX
➢ 一般用于存放参与运算的操作数或运算结果 ➢ 每个数据寄存器都是16位的，但又可将高、低8
位分别作为两个独立的8位寄存器来用。高8位分 别记作AH、BH、CH、DH，低8位分别记作AL， BL，CL，DL。 ➢ 注意，8086/8088 CPU的14个寄存器除了这4个 16位寄存器能分别当作两个8位寄存器来用之外， 其它寄存器都不能如此使用。
OF DF IF TF SF ZF
AF
PF
CF
根据功能，8086的标志可以分为两类： ➢ 状态标志：表示前面的操作执行后，ALU
处于何种状态，可能会影响后面的操作 ➢ 控制标志：人为设置的，可以用专门的设
置和清除指令，用于对某种功能的控制
27
状态标志
有6个，即SF、ZF、PF、CF、AF和OF ① 符号标志SF (sign flag ) ② 零标志ZF (zero flag) ③ 奇偶标志PF (parity flag) ——低8位1的个数为偶数，PF=1 ④ 进位标志CF (carry flag) ——最高位产生进位CF=1 ⑤ 辅助进位标志AF (auxiliary carry flag) ⑥ 溢出标志OF (overflow flag) ——算术运算产生溢出
本章主要内容
8086微处理器 80286、80386 Pentium
1
总线接口部件（BIU）的组成
4个16位段地址寄存器 CS 16位的代码段寄存器 DS 16位的数据段寄存器 ES 16位的附加段寄存器 SS 16位的堆栈段寄存器
16位的指令指针寄存器IP (Instruction Pointer)
——8位运算结果超出-128~+127 ——16位运算结果超出-32768~+32767
微机原理第2章课件
2.4 微处理器的寄存器组织
IF(Interrupt Enable Flag): 可由指令置1/清0:
外部可屏蔽中断允许标志。
STI；IF=1，CPU处于开中断状态。
CLI；IF=0，CPU处于关中断状态。
1时,CPU能响应外部可屏蔽中断请求; 当IF=
0时,CPU不能响应外部可屏蔽中断请求。
IF对外部非可屏蔽中断请求以及CPU内部的中 断不起作用。
5
2.1 微处理器的外部结构
二、数据总线
用于CPU和存储器或I/O接口之间传送数据，是 双向的。
微处理器数据总线的条数决定CPU和存储器或 I/O设备一次能交换数据的位数，是区分微处理器 是多少位的依据。
8086 CPU 的数据总线是 16 条，我们就说 8086 CPU是16位微处理器。
6
2.4 微处理器的寄存器组织
32
2.4 微处理器的寄存器组织
ZF(Zero Flag)零标志位。 如果运算结果各位都为零，则ZF=1，否则 ZF=0。 SF(Sign Flag)符号标志。 它总是和结果的最高位(字节操作时是D7，字 操作时是D15)相同，因为在补码运算时最高位是 符号位，所以运算结果为负时，SF=1，否则SF=0.
57
2.5 微处理器的存储器和I/O组织
15 段寄存器 0
15 EA
0
16位段基址
16位偏移地址
19
0
16位段基址 0 0 0 0
∑
19
0
20位物理地址
图 2.11 物理地址的形成
58
2.5 微处理器的存储器和I/O组织
例1：某单元的逻辑地址为4B09H:5678H，则该存 储单元的物理地址为：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
堆栈指示器（SP） 状态寄存器（PSW）
I/O控制逻辑
图2.2
大连交通大学自动化教研室
ALU
2.2 微处理器的内部结构
算术/逻辑运算单元(ALU) CPU包括
控制器
工作寄存器组 I/O 控制逻辑 地址寄存器
数据寄存器
大连交通大学自动化教研室
2.2 微处理器的内部结构
① 算术逻辑运算单元ALU (Arithmetic/Logic Unit )：它是运算器的 核心，几乎所有的算术运算，逻辑运算和移 位操作都是由 ALU 完成的。
5. 在EU执行转移、子程序调用或返回等指令时，自动清除指令队 列的内容。 大连交通大学自动化教研室
下一节：寄存器组织
大连交通大学自动化教研室
通 用 寄 存 器
AH AL BH BL CH CL DH DL SP BP DI SI
AX BX CX DX
物理 地址 形成 逻辑
地址总线
Байду номын сангаас
（20位）
数据总线
CS DS SS ES IP
（16位） 16位
ALU数据总线
暂存器 （16位）
内部寄存器
8 0 8 6 总 总线 线
大连交通大学自动化教研室
2.2 微处理器的内部结构
② 工作寄存器：暂存用于寻址和计算过 程的信息。工作寄存器分为两组：数据寄存 器组和地址寄存器。但有的寄存器兼有双重 用途。数据寄存器用来暂存操作数和中间运
算结果。地址寄存器用于操作数的寻址。
大连交通大学自动化教研室
2.2 微处理器的内部结构
③ 控制器：它是CPU的“指挥中心”，完成 指令的读入，寄存，译码和执行。从图（3.1.1） 中可以看出，一般微处理器中的控制器由6部分 组成： 程序计数器(PC:Program Counter ) 指令寄存器(IR:Instruction Register) 指令译码器(ID：Instruction Decoder ) 控制逻辑部件 处理机状态字PSW（Processor State Word ) 堆栈指示器(SP) Stack Pointer
大连交通大学自动化教研室
2.2 微处理器的内部结构
④ I/O控制逻辑
包括 CPU 中与输入/输出操作有关的逻辑。
其作用是处理输入/输出操作。
大连交通大学自动化教研室
2.3
微处理器的功能结构
8086/8088是Intel公司生产的第三代微处理 器芯片。其特点如下： 具有20条地址线，直接寻址能力达1MB。 8086有16条数据线，为16位微处理器。
EU和BIU单元执行过程中，应该满足规则：
1. 当指令队列寄存器中无指令时，EU处于等待状态； 2. 当指令队列中存满指令，而EU又没有访问存储器和I/O端口的需 要，则BIU进入空闲状态； 3. 当指令队列中有两个空闲字节，则BIU自动执行取指令的总线周 期；
4. 在EU执行指令时，需要访问存储器或I/O端口，如果这时BIU正 在取指令，则应等待BIU完成取指令周期，然后BIU进入存储器 和I/O端口访问周期；
大连交通大学自动化教研室
2.2 微处理器的内部结构
1.CPU内部结构及各部分功能简介
典型的 CPU 内部结构如图3.1.1所示。
大连交通大学自动化教研室
典型的CPU内部结构如图2.2所示
CPU
控制器
程序计数器（PC） 指令寄存器（IR） 指令译码器（ID）
工作寄存器
地址寄存器
┆ 数据寄存器 ┆
控 制逻辑部件
大连交通大学自动化教研室
微处理器的外部结构如图2.1所示
存储器模块 地址 00 01 10 11 存储器中的字节 接口
. . . . . .
数据线
控制线
地址线
CPU
高位决定模块 I/O端口 I/O端口
I/O设备
. . .
高位决定端口，2或 3个低位选择端口
. . .
大连交通大学自动化教研室
2.1 微处理器的外部结构
大连交通大学自动化教研室
2.2 微处理器的内部结构
程序计数器（PC）
用于保存下一条要执行的指令的地址，即由 它提供一个存储器地址，按此地址从对应存储器 单元取出的内容，就是要执行的指令。一般指令 是顺序存放在存储器内的，所以程序计数器也叫 指令地址计数器。由此可见，在程序执行过程中 要实现程序的转移，就要改变程序计数器 PC 的 内容。
大连交通大学自动化教研室
2.3 微处理器的功能结构
二.执行单元（EU）
通用寄存器（8个）
由 标志寄存器（FLAG）(即PSW) 算术/逻辑运算单元（ALU） EU控制器 EU主要负责从指令队列寄存器中获取指令， 并对指令加以执行，完成指令所规定的操作。同 时也负责算术/逻辑运算以及进行内存有效地址的 计算等。
大连交通大学自动化教研室
2.3 微处理器的功能结构
BIU主要负责从存贮器指定区域取出指 令并将取出的指令送指令队列寄存器中排 队，当EU执行的指令需要和外部存贮器或 者I/O端口之间进行数据传送时，BIU就停 止取指令，为EU服务，完成这次总线操作； 或者当指令队列满时，BIU也停止取指令的 操作。
本章重点难点
微处理器（CPU）; CPU的内部和外部结构; 微处理器级总线的概念； CPU的功能结构; 8086寄存器结构; 存储器组织与分段、I/O端口地址空间;
大连交通大学自动化教研室
本教案内容
第2章 8086CPU结构与功能
1. 微处理器的外部结构
2. 微处理器的内部结构
3. 微处理器的功能结构 4. 微处理器的寄存器组织 5. 微处理器的存储器和I/O组成
大连交通大学自动化教研室
组成。
2.3 微处理器的功能结构
CPU程序执行过程：
执行1 执行2 执行3 执行4 执行5
t t t
取指令1 取指令2 取指令3 取指令4 取指令5 忙 忙 忙 忙 忙
…… ……
图2.4
8086/8088CPU执行程序的过程
大连交通大学自动化教研室
2.3 微处理器的功能结构
按功能分，这些总线可以分为三种：
（1）传送信息（指令或数据）的数据总线 （Data Bus） （2）指示欲传信息的来源或目的地址的地址总
线
（Address Bus）
（3）管理总线上活动的控制总线
（Control 大连交通大学自动化教研室 Bus）
2.1 微处理器的外部结构
.地址总线：
CPU通过地址总线输出地址码来选择某一存 储单元或某一称为I/O端口的寄存器，是单向的。 地址码的位数决定了地址空间的大小。 n位地址总线可有 个地址（0∽ -1）。 n n 2 16位地址总线 2 65536（64KB） 20位地址总线 1MB 32位地址总线 4GB
.控制总线：
管理总线上的活动，用来传送自CPU发出的 控制信息或外设送到CPU的状态信息，大部分是 单向的，有有一些是双向的。
大连交通大学自动化教研室
2.2 微处理器的内部结构
微处理器是组成计算机系统的核心部件，它
具有运算和控制的功能。具体地讲，CPU 应 具有下述基本功能:
大连交通大学自动化教研室
用于CPU和存储器或I/O接口之间传送数据，是 双向的。 微处理器数据总线的条数决定CPU和存储器或 I/O设备一次能交换数据的位数，是区分微处理器 是多少位的依据。 8086 CPU的数据总线是16条，我们就说8086 CPU 是16位微处理器。
大连交通大学自动化教研室
2.1 微处理器的外部结构
控制 电路
ALU 标 志
EU 控制器
（8 位）
1 2 3 4 5 6
执行单元（EU）
总线接口单元（BIU）
大连交通大学自动化教研室
2.3 微处理器的功能结构
一.总线接口单元（BIU）
段寄存器（CS，DS，ES，SS） （ 指令指针寄存器（IP） 先 指令队列寄存器： 8086CPU：6字节 进 8088CPU：4字节 先 出 地址形成逻辑 ） 总线控制逻辑
大连交通大学自动化教研室
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据 ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
大连交通大学自动化教研室
2
大连交通大学自动化教研室
20
(2 ) (1024 ) 1MB
10 2 2
2.1 微处理器的外部结构
8086/8088地址总线 20位
存储器地址总线20位， 地址空间 1MB I/O地址总线16位（低16位） 地址空间 64KB
大连交通大学自动化教研室
2.1 微处理器的外部结构
.数据总线：
8088有8条数据线，为准16位微处理器。
片内总线和ALU均为16位，可进行8位和16位 操作。
大连交通大学自动化教研室
2.3 微处理器的功能结构
8086/8088均采用全新结构，片内均由两个
总线接口单元(BIU) 独立的逻辑单元组成：
执行单元(EU) 8086/8088CPU内部结构如图2.3所示
2.2 微处理器的内部结构
处理器状态字（PSW）
暂存处理器当前的状态。PSW中的各位用来指 示诸如算术运算结果的正/负，是否为零，是否有 进位或借位，是否溢出等标志。条件转移指令将 根据 PSW 中的某一位的状态决定程序是否转移。
堆栈指示器（SP）
是在对按后进先出原则组织的称为堆栈的专用存 储区进行操作时提供地址的。堆栈用于子程序调用时 保存返回地址和工作寄存器的内容。
I/O控制逻辑
图2.2
大连交通大学自动化教研室
ALU
2.2 微处理器的内部结构
算术/逻辑运算单元(ALU) CPU包括
控制器
工作寄存器组 I/O 控制逻辑 地址寄存器
数据寄存器
大连交通大学自动化教研室
2.2 微处理器的内部结构
① 算术逻辑运算单元ALU (Arithmetic/Logic Unit )：它是运算器的 核心，几乎所有的算术运算，逻辑运算和移 位操作都是由 ALU 完成的。
5. 在EU执行转移、子程序调用或返回等指令时，自动清除指令队 列的内容。 大连交通大学自动化教研室
下一节：寄存器组织
大连交通大学自动化教研室
通 用 寄 存 器
AH AL BH BL CH CL DH DL SP BP DI SI
AX BX CX DX
物理 地址 形成 逻辑
地址总线
Байду номын сангаас
（20位）
数据总线
CS DS SS ES IP
（16位） 16位
ALU数据总线
暂存器 （16位）
内部寄存器
8 0 8 6 总 总线 线
大连交通大学自动化教研室
2.2 微处理器的内部结构
② 工作寄存器：暂存用于寻址和计算过 程的信息。工作寄存器分为两组：数据寄存 器组和地址寄存器。但有的寄存器兼有双重 用途。数据寄存器用来暂存操作数和中间运
算结果。地址寄存器用于操作数的寻址。
大连交通大学自动化教研室
2.2 微处理器的内部结构
③ 控制器：它是CPU的“指挥中心”，完成 指令的读入，寄存，译码和执行。从图（3.1.1） 中可以看出，一般微处理器中的控制器由6部分 组成： 程序计数器(PC:Program Counter ) 指令寄存器(IR:Instruction Register) 指令译码器(ID：Instruction Decoder ) 控制逻辑部件 处理机状态字PSW（Processor State Word ) 堆栈指示器(SP) Stack Pointer
大连交通大学自动化教研室
2.2 微处理器的内部结构
④ I/O控制逻辑
包括 CPU 中与输入/输出操作有关的逻辑。
其作用是处理输入/输出操作。
大连交通大学自动化教研室
2.3
微处理器的功能结构
8086/8088是Intel公司生产的第三代微处理 器芯片。其特点如下： 具有20条地址线，直接寻址能力达1MB。 8086有16条数据线，为16位微处理器。
EU和BIU单元执行过程中，应该满足规则：
1. 当指令队列寄存器中无指令时，EU处于等待状态； 2. 当指令队列中存满指令，而EU又没有访问存储器和I/O端口的需 要，则BIU进入空闲状态； 3. 当指令队列中有两个空闲字节，则BIU自动执行取指令的总线周 期；
4. 在EU执行指令时，需要访问存储器或I/O端口，如果这时BIU正 在取指令，则应等待BIU完成取指令周期，然后BIU进入存储器 和I/O端口访问周期；
大连交通大学自动化教研室
2.2 微处理器的内部结构
1.CPU内部结构及各部分功能简介
典型的 CPU 内部结构如图3.1.1所示。
大连交通大学自动化教研室
典型的CPU内部结构如图2.2所示
CPU
控制器
程序计数器（PC） 指令寄存器（IR） 指令译码器（ID）
工作寄存器
地址寄存器
┆ 数据寄存器 ┆
控 制逻辑部件
大连交通大学自动化教研室
微处理器的外部结构如图2.1所示
存储器模块 地址 00 01 10 11 存储器中的字节 接口
. . . . . .
数据线
控制线
地址线
CPU
高位决定模块 I/O端口 I/O端口
I/O设备
. . .
高位决定端口，2或 3个低位选择端口
. . .
大连交通大学自动化教研室
2.1 微处理器的外部结构
大连交通大学自动化教研室
2.2 微处理器的内部结构
程序计数器（PC）
用于保存下一条要执行的指令的地址，即由 它提供一个存储器地址，按此地址从对应存储器 单元取出的内容，就是要执行的指令。一般指令 是顺序存放在存储器内的，所以程序计数器也叫 指令地址计数器。由此可见，在程序执行过程中 要实现程序的转移，就要改变程序计数器 PC 的 内容。
大连交通大学自动化教研室
2.3 微处理器的功能结构
二.执行单元（EU）
通用寄存器（8个）
由 标志寄存器（FLAG）(即PSW) 算术/逻辑运算单元（ALU） EU控制器 EU主要负责从指令队列寄存器中获取指令， 并对指令加以执行，完成指令所规定的操作。同 时也负责算术/逻辑运算以及进行内存有效地址的 计算等。
大连交通大学自动化教研室
2.3 微处理器的功能结构
BIU主要负责从存贮器指定区域取出指 令并将取出的指令送指令队列寄存器中排 队，当EU执行的指令需要和外部存贮器或 者I/O端口之间进行数据传送时，BIU就停 止取指令，为EU服务，完成这次总线操作； 或者当指令队列满时，BIU也停止取指令的 操作。
本章重点难点
微处理器（CPU）; CPU的内部和外部结构; 微处理器级总线的概念； CPU的功能结构; 8086寄存器结构; 存储器组织与分段、I/O端口地址空间;
大连交通大学自动化教研室
本教案内容
第2章 8086CPU结构与功能
1. 微处理器的外部结构
2. 微处理器的内部结构
3. 微处理器的功能结构 4. 微处理器的寄存器组织 5. 微处理器的存储器和I/O组成
大连交通大学自动化教研室
组成。
2.3 微处理器的功能结构
CPU程序执行过程：
执行1 执行2 执行3 执行4 执行5
t t t
取指令1 取指令2 取指令3 取指令4 取指令5 忙 忙 忙 忙 忙
…… ……
图2.4
8086/8088CPU执行程序的过程
大连交通大学自动化教研室
2.3 微处理器的功能结构
按功能分，这些总线可以分为三种：
（1）传送信息（指令或数据）的数据总线 （Data Bus） （2）指示欲传信息的来源或目的地址的地址总
线
（Address Bus）
（3）管理总线上活动的控制总线
（Control 大连交通大学自动化教研室 Bus）
2.1 微处理器的外部结构
.地址总线：
CPU通过地址总线输出地址码来选择某一存 储单元或某一称为I/O端口的寄存器，是单向的。 地址码的位数决定了地址空间的大小。 n位地址总线可有 个地址（0∽ -1）。 n n 2 16位地址总线 2 65536（64KB） 20位地址总线 1MB 32位地址总线 4GB
.控制总线：
管理总线上的活动，用来传送自CPU发出的 控制信息或外设送到CPU的状态信息，大部分是 单向的，有有一些是双向的。
大连交通大学自动化教研室
2.2 微处理器的内部结构
微处理器是组成计算机系统的核心部件，它
具有运算和控制的功能。具体地讲，CPU 应 具有下述基本功能:
大连交通大学自动化教研室
用于CPU和存储器或I/O接口之间传送数据，是 双向的。 微处理器数据总线的条数决定CPU和存储器或 I/O设备一次能交换数据的位数，是区分微处理器 是多少位的依据。 8086 CPU的数据总线是16条，我们就说8086 CPU 是16位微处理器。
大连交通大学自动化教研室
2.1 微处理器的外部结构
控制 电路
ALU 标 志
EU 控制器
（8 位）
1 2 3 4 5 6
执行单元（EU）
总线接口单元（BIU）
大连交通大学自动化教研室
2.3 微处理器的功能结构
一.总线接口单元（BIU）
段寄存器（CS，DS，ES，SS） （ 指令指针寄存器（IP） 先 指令队列寄存器： 8086CPU：6字节 进 8088CPU：4字节 先 出 地址形成逻辑 ） 总线控制逻辑
大连交通大学自动化教研室
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据 ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
大连交通大学自动化教研室
2
大连交通大学自动化教研室
20
(2 ) (1024 ) 1MB
10 2 2
2.1 微处理器的外部结构
8086/8088地址总线 20位
存储器地址总线20位， 地址空间 1MB I/O地址总线16位（低16位） 地址空间 64KB
大连交通大学自动化教研室
2.1 微处理器的外部结构
.数据总线：
8088有8条数据线，为准16位微处理器。
片内总线和ALU均为16位，可进行8位和16位 操作。
大连交通大学自动化教研室
2.3 微处理器的功能结构
8086/8088均采用全新结构，片内均由两个
总线接口单元(BIU) 独立的逻辑单元组成：
执行单元(EU) 8086/8088CPU内部结构如图2.3所示
2.2 微处理器的内部结构
处理器状态字（PSW）
暂存处理器当前的状态。PSW中的各位用来指 示诸如算术运算结果的正/负，是否为零，是否有 进位或借位，是否溢出等标志。条件转移指令将 根据 PSW 中的某一位的状态决定程序是否转移。
堆栈指示器（SP）
是在对按后进先出原则组织的称为堆栈的专用存 储区进行操作时提供地址的。堆栈用于子程序调用时 保存返回地址和工作寄存器的内容。