数电试卷A答案
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2013数电试卷A答案
北京工业大学实验学院2013---2014学年第1学期
数字电子技术Ⅰ(A)卷课程试卷
适用专业:电子信息工程考试方式:(闭卷)考试时间:2013年12月30 日
班级学号:姓名:成绩
得分登记(由阅卷教师填写)
姓名;
⑵试题请做在规定处;装订的试卷
不得随意拆散,自行拆散成绩以
零分记。
一、选择题(每小题2分,共20分)。
( D )1. N个触发器可以构成最大计数长
度为。
A、N
B、2N
C、N2
D、2N
( C )2. 下列几种门电路中,输出端可实
现线与功能的电路是。
A、传输门
B、异或门
C、OD门
D、三态门
( A )3. 下列描述不正确的是。
A、时序逻辑电路某一时刻的电路状态取决
于电路进入该时刻前所处的状态。
B、寄存器只能存储小量数据,存储器可存
储大量数据。
数字电子技术Ⅰ试卷(A)第2页共 8 页
数字电子技术Ⅰ试卷(A )第3页共 8 页
C 、主从JK 触发器主触发器具有一次翻转性。
D 、将移位寄存器首尾相连可构成环形计数器。
( D )4. 在四变量卡诺图中,逻辑上不相邻的一组最小项为 。
A 、m 1 与m 3 B 、m 4 与m 6 C 、m 0与m 8 D 、m 2 与m 8
( D )5. 已知逻辑函数Y AB A C BC =++,与其相等的函数为 。
A 、A
B B 、AB A
C + C 、AB BC +
D 、AB C +
( A )6. 电路如下图1(图中为下降沿JK 触发器),触发器当前状态321
Q Q Q 为“101”,请问时钟作用下,触发器下一状态为 。
A 、“110” B 、“100” C 、“010” D 、“000”
图1 ( D )7. 下列描述不正确的是 。
A 、异步时序电路的响应速度要比同步时序电路的响应速度慢。
B 、时序电路必然存在状态循环。
C 、T 触发器、JK 触发器均具有状态翻转
数字电子技术Ⅰ试卷(A )第4页共 8 页
功能。
D 、主从式触发器能有效克服同步触发器的空翻现象。
( A )8. 图2所示电路为由555定时器构成的为 。
A 、施密特触发器 B 、多谐振荡器 C 、单稳态触发器 D 、T 触发器
图2 图3
( C )9. 图3为TTL 逻辑门,其输出Y 为 。
A 、0
B 、 1
C 、B A +
D 、B A •
( A )10. 逻辑函数Y (A ,B ,C )=∑)5,4,2,0(的最简与或非式为 。
A 、A
B
C A + B 、C A B A +
C 、B A C A +
D 、C B C A B A ++
二、简答题(每小题5分,共10分)。
1、将(,,,)(2,4,6,7,12,15)(5,10,13,14)
∑∑化简为最
=+
Y A B C D m d
简与或形式,方法不限。
答:Y B CD
=+
2、分析图4由74LS160(异步清零、同步预置)构成的计数器为几进制计数器,画出有效状态转换图。
答:
为四进制计数器,
状态转换图如下:
数字电子技术Ⅰ试卷(A)第5页共 8 页
数字电子技术Ⅰ试卷(A)第6页共 8 页
数字电子技术Ⅰ试卷(A )第7页共 8 页
三、(10分)下图5电路均由TTL 门组成,R ON =2K ,R OFF =0.7K ,试分别写出输出函数的表达式。
图5
答:
110Y A B C A B
=⋅++⋅=+ (5分) 2Y AB AC =+ (5分)
四、(10分)阅读下段VHDL程序,改正程序中的1个错误之处,说明描述的是什么电路,并计算当a=0100,b=0110时的结果。
答:
4位BCD码加法器(5分)。
语句variable tmp: integer range 0 to 6; 定
义位置错误,应该在进程中定义变量,即将该数字电子技术Ⅰ试卷(A)第8页共 8 页
语句放在process(binadd)及begin之间(3分)。
当a=0100,b=0110时,result=10000(2分)。
五、(15分)74LS161电路符号及功能表如图6所示,其中CP 为时钟输入,Y为输出。
试:
1、用清零法实现八进制计数器,画出电路图;
2、用置数法实现计数态序为6-12的七进制计数器,画出电路图及CP与Q3端波形图。
图6 74LS161电路符号及其功能表
答:1、清零法,异步清零,故在1000产生清零脉冲(5分)。
数字电子技术Ⅰ试卷(A)第9页共 8 页
清零法置数法2、置数法,同步置数,故在1100产生置数脉冲(5分)。
CP与Q3端波形如下,上升沿触发(5分)。
数字电子技术Ⅰ试卷(A)第10页共 8 页
六、(15分)设计一位十进制数的四舍五入电路(使用8421BCD 码),用与非门实现,要有设计过程。
答:由题意列出真值表如下(3分):
卡诺图化简如下(要有无关项,4分):
逻辑表达式为(4分):BD
=
+
+
=
Y⋅
⋅
A
A
BC
BC
BD
逻辑电路图为(4分):
七、(20分)如下图7所示,其中RA=RB=10kΩ, C=0.1μf,试问:
图7
1.在U k为高电平期间,由555定时器构成的是什么电路,其输出U0
的频率f 0=?
2.分析由JK 触发器FF1、FF2、FF3构成的计数器电路,要求:写出驱动方程和状态方程,列出状态转换表或画出完整的状态转换图。
3.设Q 3、Q 2、Q 1的初态为000,U k 所加正脉冲的宽度为T w =4/f 0,脉冲过后Q 3、Q 2、Q 1将保持在哪个状态?
答:1.多谐振荡器(5分),
01
481Hz
(2)ln 2
f RA RB C =
=+(3分);
2.写出驱动方程(3分),根据特性方程得出状态方程(3分),列出状态转换表,画出完整的状态转换图(3分); 驱动方程:
状态方程:
状态转换图:
3.初态为000,4个时钟周期后Q 3Q 2Q 1=011(3分)。