设计和表征一个65nm抗辐射标准单元库
65nm BSI-CIS Introduction RI
Core MOS NLDD define
N+ define for Logic
P+ define for Logic
S/D for Pixel
XPDP2:
XSUB define
Sailicide block formation
M1:Metal 1
inter metal x
集成电路（integrated circuit：IC）
IC 的线路有多么微细？
集成电路的最小单元MOS是什么?
MOS StructureMetal /Oxide/SemiconductorGate/Source/DrainMOSFET(MOS Field-Effect Transistor）FunctionStrong InversionSwitch
Device wafer 26ea:
光刻工艺在半导体工艺中的位置
膜形成扩散化学气相沉淀(CVD)物理气相沉淀(PVD)
光刻
刻蚀干法(Dry)湿法(Wet)
离子注入
光刻工程是唯一形成图形的工程，因此整个制造工艺中一般要经过十多次到几十次光刻工艺,必要的光刻次数也决定了整个工艺的长度.
Process Illustration
半导体基本概念-Crystal
半导体基本概念-Wafer
半导体基本概念-Wafer
半导体基本概念-Wafer
Outline
IC basic introduction
BSI technology introduction
Flow in HiDM
CIS Product introduction
Flow in HiDM
SoC-Encounter设计流程ppt
SMIC 65nm process
2024/8/14
2011-10-24
主要内容
1. Initial_design 2. Floorplan 3. Pre_place 4. Place_opt 5. Clock_syn 6. Clock_opt 7. Nano_route
命令:
loadCPF $cpf_file
commitCPF
2024/8/14
1.Initial_design
MMMC:
MMMC=multi-mode and multi-corner 即多角多模分析法
一般情况下有以下几种分析方法：
Full MMMC（完全方法）
分析所有工作模式下的最好最坏角点。
#### scan trace and generate original scan def
：输出扫描链
另外还有specifyScanCell（指定扫描单元）和specifyScanChain（指定名称和输入输出端 口）命令等。
2024/8/14
1.Initial_design
Load CPF file:
normal_setup2_max_dcw_view normal_setup1_max_dcw_view} \
-hold { normal_func2_min_dcb_view }
#### set analysis mode
：设置时序分析模式
setAnalysisMode -analysisType onChipVariation \
根据上面产生的模式组合和角点组合，结合时间的情况及方法，生成能够切实代表时序分析情况的 view组合。一般情况下，每次进行时序分析和优化时，只激活部分的view进行操作，使用的命令为： set_analysis_view。下次再进行分析和优化时再激活别的部分view进行操作。
射频电磁场辐射抗扰度(RS)测试
射频电磁场辐射抗扰度（RS）1 射频电磁场辐射抗扰度（RS)试验目的与应用场合1.1 辐射抗扰度(RS)概述本标准主要介绍国际标准IEC61000-4—3：2006,对应国家标准GB/T17626.3:2006《电磁兼容试验和测量技术射频电磁场辐射抗扰度》的试验方法。
1.2 辐射抗扰度试验目的和应用场合本标准所涉及的主要骚扰源是来自80MHz～2000MHz以上频率范围内射频辐射源产生的电磁场.比如电台、电视台、固定或移动式无线电发射台以及各种工业辐射源产生的电磁场（目前该标准的上限频率已经提高到6000MHz，这与目前使用的无线通讯设备的频率有关，很多无线通讯设备使用2.4GHz或者5。
6GHz频率)。
在该电磁场中运行的电气、电子设备会受到该电磁场的作用，从而影响设备的正常运行.所以，本标准的目的主要是建立一个评估射频电磁场辐射抗扰度性能的公共参考，为有关产品的专业技术委员会或用户和制造商提供一个基本参考。
2 射频电磁场辐射抗扰度(RS)试验常见术语2.1 电波暗室安装吸波材料用以降低内表面电波反射的屏蔽室2.2 半电波暗室除地面安装反射接地平板外，其余内表面全部安装吸波材料的屏蔽室。
2。
3 天线将射频信号源功率发射到空间或者接收空间电磁能量并转化为电信号的装置.2.4 远场由天线发生的功率密度近似地随距离的平方呈反比关系的电磁场区域。
2。
5 场强场强用于远场测量，测量可以是电场分量或磁场分量，可以V/m,A/m或W/m²表示。
2。
6 极化辐射电磁场电场向量的方向.2.7 扫描连续或步进扫过一段频率范围。
3 射频电磁场辐射抗扰度(RS)试验等级及选择射频电磁场辐射抗扰度(RS)试验等级保护抵抗数字无线电话射频辐射的试验等级。
射频电磁场辐射抗扰度(RS)试验等级Ø 1类:低电磁辐射环境.位于1km以外的地方广播台/无线电电台/电视台和低功率的发射机/接收机所发射的电平为典型的低电平。
集成电路物理设计库
1. 集成电路物理设计库集成电路物理设计库 (PDK 和标准单元库) 作为芯片制造商、EDA 供应商、芯片设计者之间的桥梁。
开发工作必备的资源较多：工艺信息、集成电路设计方法和EDA 技术。
从2006 年开始，电子设计平台与共性技术研究室基于中芯国际、上海宏力、上海华虹的65nm、90nm、0.13um 和0.35um 等工艺节点，开发出一系列功能完善、器件类型丰富、设计合理及参数正确的PDK 和标准单元库，并建立了相应的设计参考流程。
在实现PDK 完整功能的基础上，相关研发团队从设计者角度优化参数化单元的CDF 参数，并采用结构化的方式开发Pcell 和批处理方式验证Pcell ，保证了开发流程的高效性和可靠性。
同时，对标准单元进行了OPC校正，移向掩膜分析(PSM),分辨率增强(RET) 等DFM 优化分析；光学模拟仿真结果证实了优化后的标准单元边缘放置误差(EPE)平均减小了5%,即优化后的标准单元库具有更高的可靠性、准确性和可制造性。
经过验证，每套PDK 和标准单元库都能灵活准确的支持电路设计。
能够根据芯片设计者的需求提供专业PDK 设计服务和芯片设计技术支持。
在此基础上, 建立了一套完善的设计开发流程。
电子设计平台与共性技术研究室开发的集成电路物理设计库的工艺设计包( PDK：Process Design Kit )应用于数模混合IC 设计, 其包含的内容是和全定制流程紧密结合在一起的。
PDK库主要包括以下内容：1) 器件模型(Device Model) ：由Foundry 提供的仿真模型文件；(2) Symbols & View:用于原理图设计的符号，参数化的设计单元都通过了SPICE 仿真的验证；( 3)组件描述格式(CDF:Component Description Format) & Callback :器件的属性描述文件, 定义了器件类型、器件名称、器件参数及参数调用关系函数集Callback 、器件模型、器件的各种视图格式等；( 4)参数化单元(Pcell:Parameterized Cell) :它由Cadence 的SKILL 语言编写, 其对应的版图通过了DRC 和LVS 验证, 方便设计人员进行原理图驱动的版图(SDL:Schematic Driven Layout) 设计流程；( 5)技术文件(Technology File) :用于版图设计和验证的工艺文件, 包含GDSII 的设计数据层和工艺层的映射关系定义、设计数据层的属性定义、在线设计规则、电气规则、显示色彩定义和图形格式定义等；( 6)物理验证规则文件(PV Rule File) :包含版图验证文件集(DRC/LVS/RC)。
华为电磁兼容性结构设计规范_第三版
华为技术有限公司企业技术规范DKBA0.400.0022 REV.3.0 电磁兼容性结构设计规范2003-11-30发布2003-11-30实施华为技术有限公司内部公开前言本规范于1999年12月25日首次发布。
本规范于2001年7月30日第一次修订。
本规范于2003年10月30日第二次修订。
本规范起草单位：华为技术有限公司结构造型设计部本规范授予解释单位：华为技术有限公司结构造型设计部本华为机密，未经许可不得扩散第1页，共1页内部公开目录1 范围 ... ....................................................................................................................................................... ..42 引用标准 ... . (4)3 术语 ... ....................................................................................................................................................... ..44 电磁兼容基本概念... (5)4.1 电磁兼容定义 ... .............................................................................................................................. ..5 4.2 电磁兼容三要素 ... ........................................................................................................................... .54.3 通讯产品电磁兼容一般要求 ... ..................................................................................................... ..65 电磁屏蔽基本理论... (7)5.1 屏蔽效能 ... ....................................................................................................................................... .7 5.2 屏蔽体的缺陷 ... .............................................................................................................................. ..75.2.1缝隙屏蔽 ... (7)5.2.2开孔屏蔽 ... (8)5.2.3电缆穿透 ... . (10)6 屏蔽设计 ... .. (12)6.1 结构屏蔽效能 ... .......................................................................................................................... (12)6.2 屏蔽方案与成本 ... ....................................................................................................................... ..12 6.3 缝隙屏蔽设计 ... .......................................................................................................................... (13)6.3.1紧固点连接缝隙 ... . (13)A. 减小缝隙的最大尺寸 ... ........................................................................................................................... .. 13B. 增加缝隙深度 ... ........................................................................................................................................ .. 14C. 紧固点间距 ... ........................................................................................................................................... (15)6.3.2安装屏蔽材料 ... ....................................................................................................................... ..176.3.3屏蔽材料的选用 ... . (18)A. 常用屏蔽材料................................................................... .. 18B. 常用屏蔽材料性能参数 ... ........................................................................................................................ . 246.4 开孔屏蔽设计 ... .......................................................................................................................... (25)6.4.1通风孔屏蔽 ... .......................................................................................................................... (25)6.4.2局部开孔屏蔽 ... ....................................................................................................................... ..26 6.5 塑胶件屏蔽 ... . (27)6.6 单板局部屏蔽 ... .......................................................................................................................... (28)6.6.1盒体式屏蔽盒 ... ....................................................................................................................... ..28内部公开6.6.2围框式屏蔽盒 ... ....................................................................................................................... ..29 6.7 电缆屏蔽设计 ... .......................................................................................................................... (29)6.7.1屏蔽电缆夹线结构 ... .............................................................................................................. (29)6.7.2屏蔽连接器转接 ... . (33)6.7.3非屏蔽电缆 ... .......................................................................................................................... (34)7 典型结构屏蔽方案... . (35)7.1 2000机柜屏蔽方案 ... . (35)7.2 2000插箱屏蔽方案 ... . (37)7.3 S3026C钣金盒式结构屏蔽方案 ... (42)7.4 R413PAVO塑胶盒式结构屏蔽方案 ... ..................................................................................... (44)7.5 型材面板屏蔽 ... .......................................................................................................................... (47)7.6 钣金面板屏蔽 ... .......................................................................................................................... (49)7.7 扣板面板屏蔽 ... .......................................................................................................................... (52)7.8 防水&屏蔽结构 ... ....................................................................................................................... (54)内部公开电磁兼容性结构设计规范1范围本规范规定了电磁兼容性结构屏蔽设计的主要原理、设计原则和详细设计方法。
抗辐射加固CMOS基准设计
第 15 卷
ห้องสมุดไป่ตู้
1 DTMOS 二极管特性分析
在 CMOS 混合信号工艺中，带隙基准中的二极管采用连接成二极管形式的 PNP 晶体管。该 PNP 晶体管把 n 阱中的 p+区(与 PMOS 的源漏区相同)作为发射区，n 阱本身作为基区，p 型衬底作为集电区，并且接到地上。二 极管形式的 PNP 晶体管的核心是 pn 结，该 pn 结的边缘区域与较厚的场氧层相连，如图 1 所示。在总剂量辐射 环境中，场氧层俘获空穴，并在靠近 SiO2/Si 界面的 SiO2 一侧的边界积累，感应形成一个与常规 pn 结特性不同 的寄生 p-n+结，并与主二极管并联。由于场氧层下方辐射感应的过剩电子浓度取决于辐射累积剂量，在辐射环 境下，二极管总的 I/U 特性会有相当大的漂移，从而造成基准输出电压不稳定[7-8]。
准则；采用 DTMOS 和抗辐射设计加固技术，完成了抗辐射加固 CMOS 基准设计。辐照试验结果表
明，设计的抗辐射加固 CMOS 基准的抗总剂量能力达到了 300 krad(Si)。
关键词：辐射加固；设计加固；带隙基准；动态阈值 MOS 管
中 图 分 类 号 ：T N74
文 献 标 志 码 ：A
doi：10.11805/TKYDA201701.0125
Keywords： radiation hardened； Radiation Hardening By Design； bandgap reference； Dynamic Threshold MOS
随 着 空 间 技 术 的 发 展 ，处 于 空 间 辐 射 环 境 中 的 航 天 器 对 所 用 电 子 器 件 的 抗 辐 射 能 力 提 出 了 更 高 要 求 [ 1] 。带 隙 基 准 因 具 有 与 电 源 电 压 变 化 、工 艺 参 数 变 化 和 温 度 变 化 几 乎 无 关 的 优 点 ，被 广 泛 用 于 低 压 差 线 性 稳 压 器 、DC/D C 变换器、高精确度 D/A 和 A/D 转换器等多种模拟和数模混合集成电路中，已成为模拟电路的关键功能模块[2]。 随着 CMOS 工艺和模拟集成电路设计技术的不断进步，CMOS 技术已经是复杂混合信号系统的主流选择，研究 CMOS 基准的抗辐射加固技术具有重要的现实意义。
抗辐射技术调研讲解学习
Microelectronics Center of HIT
哈尔滨工业大学微电子中心
测试方法
测试系统示意图：
DUT
PC机
测试控制器
电流检测器
A
B
C
D
A
A—输出状态（B0） C—存储器测试
B—功能单元测试 D—输出状态（40）
Microelectronics Center of HIT
哈尔滨工业大学微电子中心
研究内容
1. 抗辐射单元库建立 2. 软件级抗辐射模拟与分析 3. 生产工艺线评估 4. 芯片设计 5. 芯片生产加工 6. 测试方案设计与系统开发
Microelectronics Center of HIT
哈尔滨工业大学微电子中心
研究内容
芯片设计： 1. 太敏SoC架构设计 2. 开源Leon处理器最小系统构建 3. 外围IP模块设计/获得与验证 4. SRAM及控制器设计 5. 阈值与质心计算信号处理算法IP核设计 6. JTAG、RS422 IP核设计 7. 关键模拟三模冗余设计 8. 太敏SoC系统集成与验证 9. FPGA原型验证与软件调试 10.抗辐射性能评估
3. 龙芯在ST0.18um工艺生成了基于三模冗余的抗100krad（Si） 的加固芯片
Microelectronics Center of HIT
哈尔滨工业大学微电子中心
单粒子效应
单粒子效应（SEE）：是指高能带电粒子在穿过微电 子器件的灵敏区时，沉积能量，产生足够数量的电荷， 这些电荷被器件电极收集后，造成器件逻辑状态的非 正常改变或器件损坏 单粒子翻转（SEU）、单粒子闩锁（SEL）、单粒子烧
Microelectronic业大学微电子中心
【半导体芯片设计】芯片设计实现介绍
芯片版图层次
我们把设计过程抽象成若干概念性版图层次，这些层次代表线路转 换成硅芯片时所必需的掩模图形，在硅片上形成晶体管和互联，实 现功能。它们一组相互套合的图形，各层版图相应于不同的工艺步 骤，每一层版图用不同的图案来表示，由这些层经过逻辑运算得到 加工Mask数据。
一个55nm工艺的智能卡芯片有超过40层的mask
设计文档
Verilog编 码
复杂模块的编码示例
芯片仿真验证
波形图能够直观看到芯片的功能，供设计者确认和debug使用
模拟电路设计
模拟电路仿真
标准单元版图设计
标准单元是 已设计好的 具有一定逻 辑功能的单 元电路,这些 单元电路已 经完成了紧 凑的布局布 线,经过严格 测试,能保证 逻辑功能和 严格时序
芯片设计前端流程图
市场需求
产品需求
模块设计
系统设计
编码实现
仿真验证
需求分解 产品规格 设计实现流程
SoC芯片结构
IO
Logic
Module A
IO
Logic
IO
Module B
IO
Logic
IO
Module C
SOC
Analog Module A
CPU
Memory Module A
Analog
IO
芯片设计实现介绍
北京中电华大电子设计有限责任公司
微电子技术
20世纪最伟大的技术 信息产业最重要的技术 进步最快的技术
基尔比(Jack Kilby)的第一个安置在半导体锗片上的 电路取得了成功－“相移振荡器”，世界上第一块 集成电路在TI诞生，基尔比据此获得诺比尔物理奖 。
芯片是现代社会生活消费类产品的基石
地面气象观测规范气压
地面气象观测规范气压篇一：地面气象观测规范说明：以黑色字体为主第一篇《地面气象观测规范》一、填空题1、时制规定，人工器测日照采用真太阳时，辐射和自动观测日照采用地方平均太阳时，其余观测项目均采用北京时。
人工器测日照以日落为日界，辐射和自动观测日照以地方平均太阳时24时为日界，其余观测项目均以北京时20时为日界。
2、湿度观测时掌握好溶冰时间是很重要的一步，当风速、湿度中常时，在观测前30分钟左右进行；湿度很小、风速很大时，在观测前20分钟以内进行；湿度很大、，风速很小时，要在观测前50分钟左右进行。
3、能见度测定的目标物大小要适度，视角以0.5-5.0°之间为宜，近的目标物可适当小些，远的目标物可适当大些。
4、霰为白色不透明的园锥形或球形的颗粒固态降水，直径约为2-5mm，下降时常呈阵性，着硬地常反跳，松脆易碎。
5、观测场内仪器都有其基准部位，下列仪器的基准部位是：小型蒸发器口缘，冻土器内管零线，定槽式水银气压表水银槽盒中线，干湿球湿度表感应部分中心，日照计底座南北线。
6、若无20Cm口径专用量杯，仅知某次降水量重为376.8克，则该次降水量为 12.0 mm。
7、《地面气象观测规范》是从事地面气象观测工作的业务规则和技术规定，观测工作中必须严格遵守。
8、出现灾害性天气，台站应迅速进行调查，并及时记载。
9、由于近地面层的气象要素存在着空间分布的不均匀性和随时间变化的脉动性，因此地面气象观测记录必须具有代表性、准确性、比较性。
10、观测场仪器之间，南北间距不小于3 m，东西间距不小于4 m。
11、云状的判定，主要根据天空中云的外形特征、结构、色泽、排列、高度以及伴见的天象现象，参照“云图”，经过认真细致的分析对比判定是那种云。
判定云状要特别注意云的连续演变过程。
云状记录按“云状分类表”中二十九类云的简写字母记载。
12、荚状层积云（Sc lent）中间厚、边缘薄，形似豆荚、梭子状的云条。
13、日照计每月应检查仪器安装情况，仪器的水平、方位、纬度等是否正确，发现问题，及时纠正。
航天器电子芯片封装中的重要性能指标
电子装备系统是星链、火星探测器、玉兔、嫦娥等航天器的重要支撑，而宇航级芯片则是航天航空电子装备的心脏。
江湖中流传这样一个传说，Xilinx的一款宇航级FPGA芯片，其单价约500万元，为史上最贵芯片。
这个传说并不是说完全没有依据，宇航级芯片必须具备抗辐照特性，其身价往往是我们生活中常见的消费级芯片的数十倍，甚至成百上千倍。
那么，与消费级芯片相比，这些昂贵的宇航级芯片在设计阶段有什么特别之处呢？1.宇航级芯片所处的空间环境在航天器运行的空间环境中，存在着大量的高能粒子和宇宙射线。
这些粒子和射线会穿透航天器屏蔽层，与元器件的材料相互作用产生辐射效应，引起器件性能退化或功能异常，影响航天器的在轨安全。
引起器件辐射效应的主要空间辐射源包括地球辐射带、银河宇宙射线、太阳宇宙线和人工辐射。
其中，对芯片工作影响最为严重的辐射效应当属“单粒子效应”。
据数据统计，从1971 年到1986 年间，国外发射的39 颗同步卫星共发生了1589 次故障，有1129 次故障与空间辐射有关，且其中的621 次故障是由于单粒子效应导致的。
这些统计数据说明了航天应用中电子器件的主要故障来自于空间辐射，而单粒子效应导致的故障在其中占较大比重。
这些故障中，部分是永久性不可逆的，如发生单粒子锁定导致芯片内部局部短路从而产生大电流烧毁器件。
针对此类错误可以应用一些特定工艺或器件库来避免。
而太空中大部分错误是由于半导体器件的逻辑状态跳变而导致的可恢复的错误，如单粒子翻转导致存储器存储内容错误。
单粒子翻转（Single-Event Upsets，SEU）指的是元器件受辐照影响引起电位状态的跳变，“0”变成“1”，或者“1”变成“0”，但一般不会造成器件的物理性损伤。
正因为“单粒子翻转”频繁出现，因此在芯片设计阶段需要重点关注。
这也是这篇文章的重点。
2.在芯片设计阶段如何防护“单粒子翻转”(1) 选择合适的工艺制程在航天领域，并不是工艺制程越小越好。
抗辐照标准单元库验证方法研究
抗辐照标准单元库验证方法研究徐大为;姚进;胡永强;刘永灿;周晓彬;陈菊【摘要】The paper study the test and verify of radiation-hard Standard Cell Library. Take 0.5 μm radiation-hard Standard Cell Library for instance, the paper designs a test circuit to test the Cell Library. The function and performance are conifrmed. To study the radiation-hard ability of the cell library, total dose radiation experiment has been done, the radiation-hard ability has reached 500 krad(Si).%对抗辐照单元库的验证方法进行研究。
以0.5μm抗辐照单元库为例，研究抗辐射单元库的验证方法。
设计了一款验证电路，对单元库进行验证，单元库功能和性能满足设计要求，抗辐射能力达到500 krad （Si）。
【期刊名称】《电子与封装》【年(卷),期】2015(000)003【总页数】4页(P14-17)【关键词】抗辐照标准单元;SOI;验证电路【作者】徐大为;姚进;胡永强;刘永灿;周晓彬;陈菊【作者单位】中国电子科技集团公司第58研究所，江苏无锡 214035;中国电子科技集团公司第58研究所，江苏无锡214035;中国电子科技集团公司第58研究所，江苏无锡 214035;中国电子科技集团公司第58研究所，江苏无锡 214035;中国电子科技集团公司第58研究所，江苏无锡 214035;中国电子科技集团公司第58研究所，江苏无锡 214035【正文语种】中文【中图分类】TN402运用预先设计好的库单元进行自动逻辑综合和版图布局布线，可以极大地提高设计效率，加快产品进入市场的时间［1］，一个经过验证的准确、可靠的标准单元库是自动化设计的基础。
基于商用工艺的抗辐射标准单元库设计
基于商用工艺的抗辐射标准单元库设计
朱海博;桑红石;李茜;李娅
【期刊名称】《微电子学与计算机》
【年(卷),期】2013(30)6
【摘要】为了实现与商用CMOS工艺兼容和最好的抗辐射效果,采用环形栅结构消除NMOS管中由总剂量效应引起的漏电流,采用保护环减轻单粒子闩锁效应和消除电势不同的有源区间场区漏电流,采用双互锁存储单元结构提高时序单元的抗单粒子翻转能力.利用这些加固方法,实现了在0.18μm CMOS logic工艺下小规模、混合高度、高密度标准单元库设计.利用数字集成电路前后端工具验证单元库设计,结果表明此设计内容完全可行.
【总页数】4页(P152-155)
【关键词】环形栅;抗辐射;标准单元库
【作者】朱海博;桑红石;李茜;李娅
【作者单位】华中科技大学图像识别与人工智能研究所;华中师范大学生命科学学院
【正文语种】中文
【中图分类】TN432
【相关文献】
1.空间辐射效应防护的标准单元库设计与实现 [J], 唐威;刘佑宝;吴龙胜;赵德益;卢红利
2.基于商用工艺的抗辐射触发器单元设计 [J], 王少熙;王康;樊晓桠;张盛兵
3.设计和表征一个65 nm抗辐射标准单元库* [J], 陈刚;高博;龚敏
4.0．13μm抗辐射SOICMOS标准单元库建库流程研究与实现 [J], 吕灵娟;刘汝萍;林敏;杨根庆;邹世昌
5.一种基于商用标准单元库的极低电压电路设计方法 [J], 袁甲;张苏敏;商新超;陈黎明;黑勇
因版权原因，仅展示原文概要，查看原文内容请购买。
抗辐射加固微电子论文
抗辐射加固微电子论文１引言预计在未来１０到２０年，微电子器件抗辐射加固的重点发展技术是：抗辐射加固新技术和新方法研究；新材料和先进器件结构辐射效应；多器件相互作用模型和模拟研究；理解和研究复杂３－Ｄ结构、系统封装的抗辐射加固；开发能够降低测试要求的先进模拟技术；开发应用加固设计的各种技术。
本文分析研究了微电子器件抗辐射加固设计技术和工艺制造技术的发展态势。
２辐射效应和损伤机理研究微电子器件中的数字和模拟集成电路的辐射效应一般分为总剂量效应（ＴＩＤ）、单粒子效应（ＳＥＥ）和剂量率（ＤｏｅｓＲａｔｅ）效应。
总剂量效应源于由γ光子、质子和中子照射所引发的氧化层电荷陷阱或位移破坏，包括漏电流增加、ＭＯＳＦＥＴ阈值漂移，以及双极晶体管的增益衰减。
ＳＥＥ是由辐射环境中的高能粒子（质子、中子、α粒子和其他重离子）轰击微电子电路的敏感区引发的。
在ｐ－ｎ结两端产生电荷的单粒子效应，可引发软误差、电路闭锁或元件烧毁。
ＳＥＥ中的单粒子翻转（ＳＥＵ）会导致电路节点的逻辑状态发生翻转。
剂量率效应是由甚高速率的γ或Ｘ射线，在极短时间内作用于电路，并在整个电路内产生光电流引发的，可导致闭锁、烧毁和轨电压坍塌等破坏［１］。
辐射效应和损伤机理研究是抗辐射加固技术的基础，航空航天应用的ＳｉＧｅ，ＩｎＰ，集成光电子等高速高性能新型器件的辐射效应和损伤机理是研究重点。
研究新型器件的辐射效应和损伤机理的重要作用是：１）对新的微电子技术和光电子技术进行分析评价，推动其应用到航空航天等任务中；２）研究辐射环境应用技术的指导方法学；３）研究抗辐射保证问题，以增加系统可靠性，减少成本，简化供应渠道。
研究的目的是保证带宽／速度不断提升的微电子和光（如光纤数据链接）电子电路在辐射环境中可靠地工作。
图１所示为辐射效应和损伤机理的重点研究对象。
研究领域可分为：１）新微电子器件辐射效应和损伤机理；２）先进微电子技术辐射评估；３）航空航天抗辐射保障；４）光电子器件的辐射效应和损伤机理；５）辐射测试、放射量测定及相关问题；６）飞行工程和异常数据分析；７）提供及时的前期工程支持；８）航空辐射效应评估；９）辐射数据维护和传送。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电 子
与 封
装
ＥＬ ＥＣＴ ＲＯＮＩ ＣＳ＆ Ｐ ＡＣＫＡＧＩ ＮＧ
总 第１ ２ ２ 期 ２ ０ １ ３ 年６ 月
⑧ ⑧ ⑧ ⑧
设计和表征一个６ ５ ｎ ｍ抗辐射标准单元库木
陈 刚１ ， ２ ，高 博 ， － ，龚 敏 ，
ｅ ｆｅ ｃ ｔ ｓ ． Ｔｈ ｉ ｓ ｌ ｉ ｂ ｒ ａ ｒ ｙ ｃ ｏ ｎ ｔ ａ ｉ ｎ ｓ ｔ ｈ ｅ ｒ ａ ｄ ｉ ａ ｔ ｉ ｏ ｎ ｈ ａ ｒ ｄｅ ｎ ｉ ｎ ｇ Ｆ１ ｉ ｐ－ Ｆ ｌ ｏ ｐ ｗｈ ｉ ｃ ｈ ｄ ｅ ｓ ｉ ｎｅ ｇ ｄ ｉ ｎ ｈｅ ｔ ｔ ｒ ａ ｎ ｓ ｉ ｓ ｔ ｏ ｒ ｌ ｅ ｖ ｅ ｌ ｂ ｙ ｕ ｓ ｉ ｎｇ Ｃ－ ｅ ｌ ｅ ｍｅ ｎ ｔ ｓ ｉ ｎ ｏ ｒ ｄ ｅ ｒ ｔ ｈ ａ ｔ ｄ ｅ ｓ ｉ ｇ ｎｅ ｒ ｓ ｃ ａ ｎ ｕ ｓ ｅ ｔ ｈ ｉ ｓ ｌ ｉ ｂ ｒ ａ ｒ ｙ ｔ ｏ ｄ ｅ ｓ ｉ ｇ ｎ ｒ ａ ｄ ｉ ａ ｔ ｉ ｏ ｎ ｒ ｏ ｂ ｕｓ ｔ ｃ ｈ ｉ ｐ ｓ ｗｉ ｔ ｈ ｌ ｅ ｓ ｓ ａ ｒ ｅ ａ ． ｐｏ ｗｅ ｒ ａ ｎ ｄ ｄ ｅ ｌ ａ ｙ ｃ ｏ ｎ ｓ ｕ ｍｉ ｎ ｇ． Ｓｏ ａ ｓ ｔ ｏ ｍｅ ａ ｓ ｕ ｒ ｅ ｈｅ ｔ ａ ｃ ｃ ｒａ ｕ ｔ ｅ ｐ ｒ ｏ ｐ ａ ｇ ａ ｔ ｉ ｏ ｎ ｄ ｅ ｌ ａ ｙ ｏ ｆ ｏ ｎ — ｓ ｉ ｌ ｉ ｃ ｏ ｎ－ ｄ ｅ ｌ ａ ｙ ， ａ ｎ ｉｎｇ ｒ ｏ ｓ ｃ ｉ ｌ ｌ ａ ｔ ｏ ｒ ｂ ａ ｓ ｅ ｄ ｏ ｎ — ｃ ｈ ｉ ｐ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｚ ａ ｔ ｉ ｏ ｎ ｓ ｔ ｒ ｕ ｃ ｔ ｕ ｒ ｅ ｗｉ ｔ ｈ ａ ｓ ｉ ｍｐ ｌ ｅ ｃ ｏ ｎ ｔ ｒ ｏ ｌ ｌ ｅ ｒ ｈａ ｓ ｂ ｅ ｅ ｎ ｐ ｒ ｏ ｐ ｏ ｓ ｅ ｄ ， ｗｈｉ ｃ ｈ ｗａ ｓ ｆ ａ ｂ ｉｃ ｒ ａ ｔ ｅ ｄ ｉ ｎ Ｇｌ ｏ ｂａ ｌ Ｆ ｏ ｕ ｎ ｄ ｒ ｙ ６ ５ ｎ ｉ ｎ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ． Ｔｈ ｉ ｓ ｓ ｔ ｒ ｕ ｃ ｔ ｕ ｒ ｅ ｉ ｓ ｕ ｓ ｅ ｄ ｔ ｏ ｖ ａ ｌ ｉ ｄ ａ ｔ ｅ ａ Ｒａ ｄ ｉ ａ ｔ ｉ ｏ ｎ Ｈａ ｒ ｄ ｅ ｎｉ ｎ ｇ ｓ ｔ ａ ｎ ｄ ｒｄ ａ ｃ ｅ ｌ ｌ ｌ ｉ ｂ ｒ ａ ｒ ｙ ｇａ ｔ ｅ ｓ ｆ ｏ ｒ ＳＥＵ ａ ｎｄ ｄ ｅ ｌ ａ ｙ ． Ｔｈｅ ｍｅ ａ ｓ ｒｅ ｕ ｍｅ ｎ ｔ ｒ ｅ ｓ ｕｌ ｔ ｏ ｎ ｐ ｒ ｏ ｐ ａ ｇ ａ ｔ ｉ ｏ ｎ ｄ ｅ ｌ ａ ｙ ｐ ｒ ｏ ｖｉ ｄｅ ｓ ｌ ｅ ｓ ｓ ｔ ｈ ａ ｎ １ ０ ％ ｖ ａ ｒ ｉ ａ ｔ ｉ ｏ ｎ
（ １ ． 四川大学物理科学与技术学院 ，成都 ６ １ ０ ０ ６ ４ ；２ ． 微电子技 术四川省重点实验室 ，成都 ６ １ ０ ０ ６ ４ ）
摘
要 ：提 出 了一个基 于商 用６ ５ ｍ 工 艺在 晶体 管级设计抗辐射 数字标 准单元库 的方法。 因为 当Ｃ 单
元 的两个输 入是 不 同的逻辑 值 时输 出会进 入高阻模 式，并保持 输 出逻 辑 电平不 变，而 当输 入端有相
ｌ ｏ ｇ ｉ ｃ ｖ ａ ｌ ｕ ｅ ， ｗ ｈ ｉ ｌ ｅ ｔ ｈ ｅ ｉ ｎ ｐ ｕ ｔ ｓ ｈ ａ ｖ ｅ ｈｅ ｔ ｓ ａ ｍｅ ｖ ａ ｌ ｕ ｅ ， ｔ ｈ ｅ ｆ ｕ ｎ ｃ ｔ ｉ ｏ ｎ ｏ ｆ Ｃ — ｅ ｌ ｅ ｍｅ ｎ ｔ ｊ ｕ ｓ ｔ ａ ｃ ｔ ａ ｓ ａ ｎ ｉ ｎ ｖ ｅ ｒ ｔ ｅ ｒ ． Ｔ ｈ ｅ ｒ ｅ ｆ ｏ ｒ ｅ
中图分 类号 ：Ｔ Ｎ４ ０ ２
文献标 识码 ：Ａ
文章编号 ：１ ６ ８ １ — １ ０ ７ ０（ ２ ０ １ ３ ）０ ６ － ０ ０ １ ３ — ０ ５
Ｄｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ Ｃｈａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｚ ｉ ｎ ｇ ａ ６ ５ ａｍ Ｒａ ｄｉ ａ ｔ ｉ ｏ ｎ Ｈａ ｒ ｄｅ ｎｉ ｎｇ Ｓ ｔ ａ ｎ ｄａ ｒ ｄ Ｃｅ ｌ ｌ Ｌｉ ｂｒ ａ ｒ ｙ
同的逻 辑值 时 ，Ｃ 单 元的功 能就像一 个反相 器的特性 。 因此 它有把 因为辐射 粒子 引起 的单粒 子翻转 （ Ｓ Ｅ Ｕ）效应 或单粒 子传输 （ Ｓ Ｅ Ｔ ）效应所产生 的毛刺 滤除掉 的能力。在这 个标 准单元库 中包含 了在 晶体 管级使 用ｃ 单元设计 了抗辐射 的触 发 器，以便于 芯片设 计者可 以使 用这个库 来设计具有更 高抗辐
射 能力和 减小 面积、功耗和延 迟 的芯片。在最后 为 了能表征标 准单元 在硅 片上 的延迟 特性 ，一 个基 于环形振 荡器的芯片结构 用来测量每个 单元 的延 迟 ，以及验 证抗辐射 能力。延迟 测量结果跟版 图后
仿真 结果偏差在１ ０ ％以内。
关键词 ：抗辐射 设计方法 ；ｃ 单元 ；单粒子效应 ；三重 冗余；标 准单元 ；表征 ；延迟
Ａｂｓ ｔ ｒ ａ ｃ ｔ ： Ａ ｄ ｅ ｓ ｉ ｇ ｎ ｍｅ ｔ ｈ ｏ ｄ ｈ ａ ｓ ｂ ｅ ｅ ｎ ｐ ｒ ｏ ｐ ｏ ｓ ｅ ｄ ｆ ｏ ｒ ｄ ｉ ｇ ｉ ｔ ａ ｌ ｌ ｉ ｂ ｒ ａ ｒ ｙ ｃ ｅ ｌ ｌ ｓ ｏ ｆ ａ ６ ５ ｎ ｌ Ｔ ｌ ｃ ｏ ｍｍｅ ｒ ｃ ｉ ａ ｌ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｔ ｈ ｅ ｇ ａ ｔ ｅ ｌ ｅ ｖ ｅ ｌ ｗｈ ｉ ｃ ｈ ｗｉ ｌ ｌ ｂ ｅ ｕ ｓ ｅ ｄ ｉ ｎ ｒ ａ ｄ ｉ ａ ｔ ｉ ｏ ｎ ｅ ｎ ｖ ｉ ｒ ｏ ｎ ｍｅ ｎ ｔ ． Ｂｅ ｃ ａ ｕｓ ｅ Ｃ— ｅ ｌ ｅ ｍｅ ｎ ｔ ｈａ ｓ ｔ ｈ ｅ ｐ ｒ ｏ ｐ ｅ ｒ ｔ ｙ ｍａ ｔ ｗｈ ｅ ｎ ｈｅ ｔ ｔ ｗｏ ｉ ｎｐ ｕ ｔ ｓ ｈａ ｖ ｅ ｄ ｉ ｆｅ ｒ ｅ ｎ ｔ ｌ ｏ ｇ ｉ ｃ ｖａ ｌ ｕ ｅ ｓ ， ｉ ｔ ｓ ｏ ｕ ｔ ｐ ｕ ｔ ｗｉ ｌ ｌ ｇ ｏ ｉ ｎ ｔ ｏ ｈ ｉ ｇ ｈ ｉ ｍｐ ｅ ｄ ａ ｎｃ ｅ ｍｏ ｄｅ ｎｄ ａ ｋｅ ｅ ｐ ｉ ｔ ｓ ｏｌ ｄ ｏ ｕ ｔ ｐ ｕ ｔ
ＣＨＥＮ Ｇａ ｎ ｇ 一， ＧＡＯ Ｂｏ 一， Ｇ ＯＮ Ｇ Ｍｉ ｎ ，
（ １ ． Ｓ ｃ ｈ ｏ ｏ ｌ ｏ ｆ Ｐ ｈ ｙ ｓ ｉ ｃ ａ ｌ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ａ ｎ ｄ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ， Ｓ ｉ ｃ ｈ ｕ ａ ｎ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ， Ｃ ｈ ｅ ｎ ｇ ｄ ｕ ６ １ ０ ０ ６ ４ ， Ｃ ｈ ｉ ｎ ａ ； ２ ． Ｍｉ ｃ ｒ ｏ ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ ｓ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｙ ｇ Ｋｅ ｙ Ｌ ａ ｂ ｏ ｒ ａ ｔ ｏ ｒ ｙ ｏ ｆ Ｓ ｉ ｃ ｈ ｕ ａ ｎ Ｐ ｒ ｏ ｖ ｉ ｎ ｃ ｅ ， Ｃ ｈ ｅ ｎ ｇ ｄ ｕ ６ １ ０ ０ ６ ４ ， Ｃ ｈ ｉ ｎ ａ ）
ｉ ｔ ｈ ａ ｓ ｔ ｈ ｅ ａ ｂ ｉ ｌ ｉ ｔ ｙ ｔ ｏ ｆ ｉ ｌ ｔ ｅ ｒ ｏ ｕ ｔ ｈｅ ｔ ｒ ａ ｄ ｉ ａ ｔ ｉ ｏ ｎ ｉ ｎ ｄ ｕ ｃ ｅ ｄ Ｓ ｉ ｎ ｇ ｌ ｅ Ｅ ｖ ｅ ｎ ｔ Ｕ ｐ ｓ ｅ ｔ （ Ｓ Ｅ Ｕ） ｏ ｒ Ｓ ｉ ｎ ｇ ｌ ｅ Ｅ ｖ ｅ ｎ ｔ Ｔ ｒ ａ ｎ ｓ ｉ ｅ ｎ ｔ （ Ｓ Ｅ Ｔ ）