80C51单片机 2-4
第四章-80C51单片机的功能单元
第四章80C51单片机的功能单元4·1 80C51的四个I/O口在使用上有哪些分工和特点?试比较各分工的特点? 试比较各口的特点?何谓分时复用总线?P3口的第二变异功能有哪些?答:(1)80C51的四个I/O口在使用上的分工和特点①P0口: 可作通用I/O口用，也可作地址/数据线用。
作通用I/O口用时，输出级为开漏极电路，在驱动外部电路时应接上拉电阻;在接有外部存储器时，P0口作地址/数据线用，先输出低8位地址到外部地址锁存器，后输人指令代码或输人/输出数据。
②Pl口: 是一个8位准双向口，作通用I/O口用。
③P2口: 是一个8位准双向口，作通用I/O口用。
当外部接有存储器时，可用于输出高8位地址。
④P3口: 是一个多功能端口。
其基本功能仍然是通用I/O口，使用时与Pl、P2口类似。
其第二功能则是串行口、外部中断线、定时器/计数器的输入及外部数据存储器的选通信号等。
(2)分时复用总线分时复用总线是:在一组总线上，在不同的时间，有时输出地址，有时输人代码或输出/输人数据。
例如，P0口和P2口就组成了一组地址/数据复用总线。
（3)P3口的第二变异功能第一功能第二变异功能串行口：P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）中断：P3.2 INT0外部中断0P3.3 INT1外部中断1定时器/计数器（T0、T1）：P3.4 T0（定时器/计数器0的外部输入）P3.5 T1（定时器/计数器1的外部输入）数据存储器选通：P3.6 WR（外部存储器写选通，低电平有效，输出）P3.7 RD（外部存储器读选通，低电平有效，输出）4·2 80C51端口P0~P3作通用I/O 口时，在输入引脚数据时，应注意什么?答:p0~p3作通用I/O口在输入引脚数据时，应先用软件向口的输出锁存器写1。
4·3 "读一改一写"指令有何特点? 请至少列出五条不同操作的"读—改一写"指令。
经典：2-80C51单片机的基本结构和工作原理
8751是将8051片内的ROM换成EPROM
89C51则换成4KB的闪速EEPROM
89S51结构同89C51，4KB的闪速EEPROM可在线编程
增强型52、54、58系列的存储容量为普通型分别为
8KB、16KB、64KB
4
②数据存储器（RAM）
数据存储存放程序运行中所需要的常数和变量。51 系列内部RAM容量为128B，52系列为256B。
需要注意的是，在80C51单片机，还有一部分可以不 经过累加器A的传送指令，如：寄存器直接寻址单元之间； 直接寻址单元与间接寻址单元之间；寄存器、直接寻址单 元、间接寻址单元与立即数之间的传送指令。其目的是加 快传送速度，减少累加器A的堵塞现象。
12
③ B寄存器
B寄存器为8位寄存器，主要用于乘除指令中。乘法 中，ALU的两个输入分别为A、B，运算结果存放在AB寄 存器对中。A中存放积的低8位，B中存放积的高8位。除 法中，A中存放被除数，B中放入除数，商数存放于A，余 数存放于B。当然B寄存器也可作为一个普通的内部RAM 单元使用。
1
0
寄存器2组（10H～17H）
1
1
寄存器3组（18H～1FH）
15
d. PSW.5（F0，用户标志位）
该位为用户定义的状态标记，用户根据需要用软件 对其置位或清零，也可以用软件测试F0的状态来实现分支 转移。
Байду номын сангаасe. PSW.6（AC，辅助进位标志位）
进行加法或减法操作时，当发生低四位向高四位进 位或借位时，AC由硬件置位，否则AC位被清“0”。在进 行十进制调整指令时，将借助AC状态进行判断。
④程序状态字
程序状态字PSW（Program Status Word）是一个逐位 定义的8位标志寄存器，它保存指令执行结果的特征信息， 以供程序查询和判别。其各位的定义如下：
80c51单片机定时器计数器工作原理
80c51单片机定时器计数器工作原理80C51单片机是一种常用的微控制器，其定时器/计数器（Timer/Counter）是实现定时和计数功能的重要组件。
以下简要介绍80C51单片机定时器/计数器的工作原理：1. 结构：定时器/计数器由一个16位的加法器构成，可以自动加0xFFFF（即65535）。
定时器/计数器的输入时钟可以来自系统时钟或外部时钟源。
2. 工作模式：定时模式：当定时器/计数器的输入时钟源驱动加法器不断计数时，可以在达到一定时间后产生中断或产生其他操作。
计数模式：当外部事件（如电平变化）发生时，定时器/计数器的输入引脚可以接收信号，使加法器产生一个增量，从而计数外部事件发生的次数。
3. 定时常数：在定时模式下，定时常数（即定时时间）由预分频器和定时器/计数器的初值共同决定。
例如，如果预分频器设置为1，定时器/计数器的初值为X，那么实际的定时时间 = (65535 - X) 预分频系数输入时钟周期。
在计数模式下，定时常数由外部事件发生的时间间隔决定。
4. 溢出和中断：当加法器达到65535（即0xFFFF）时，会产生溢出，并触发中断或其他操作。
中断处理程序可以用于执行特定的任务或重置定时器/计数器的值。
5. 控制寄存器：定时器/计数器的操作可以通过设置相关的控制寄存器来控制，如启动/停止定时器、设置预分频系数等。
6. 应用：定时器/计数器在许多应用中都很有用，如时间延迟、频率测量、事件计数等。
为了充分利用80C51单片机的定时器/计数器功能，通常需要根据实际应用需求配置和控制相应的寄存器，并编写适当的软件来处理定时器和计数器的操作。
单片机 第二章 80C51系列单片机内部结构与工作原理
主要内容：介绍51系列单片机主要功能特点；然
后从硬件设计和程序设计的角度来分析单片机的基本 组成、工作原理；引脚功能和结构框图，并详细介绍 80C51的CPU及CPU外围电路结构和应用原理；存储器结 构和地址空间；位处理器；单片机的工作方式等。
要求： 1、掌握51系列单片机的主要功能特点； 2、熟悉51系列单片机的内部结构； 3、掌握各引脚功能；
2.2 80C51单片机内部基本结构及引脚功能
图2-1 80C51单片机内部结构
2.2 80C51单片机内部基本结构及引脚功能
1、CPU系统(核心)
组成：包括CPU、时钟系统、总线控制逻辑。
(1)CPU：是专门为面向测控对象、嵌入式应用特 点而设计的，有突出控制功能的指令系统。 (2)时钟系统：主要满足CPU及片内各单元电路对 时钟的要求，对80C51单片机还要满足功耗管理对时钟 系统电路的可控要求。 (3)总线控制逻辑：主要用于管理外部并行总线的 时序以及系统复位控制。
说明： 1、Intel公司将MCS-51系列单片机实行技术开放 政策后，许多公司，如Philips、Dallas、Siemens、 ATMEL、华邦、LG等都以MCS-51中的基础结构8051为
2.1 80C51系列单片机简介
基核推出了许多各具特色、各具优越性能的单片机。
2、该课件后面提到的80C51不是专指MaskROM供货 状态的型号，而是泛指80C51系列中的基础结构。 80C51系列则是在8051基础结构通过不同资源配置而推 出的一系列CHMOS单片机。
内部寄存器 ACC B PSW
初始状态 00H 00H 00H
内部寄存器 TCON TMOD TH0
初始状态 00H 00H 00H
SP
80c51
ACC B
指令寄存器IR 指令译码器ID DPH
缓冲器 DPL ROM 4K字节
暂存器1
暂存器2
PC增量器 PSW ALU 振荡器 定时与控制 程序计数器PC 地址寄存器AR
XTAL2 VSS XTAL1 EA RST ALE PSEN
11
2.4.1 80C51的内部结构 一、80C51的微处理器（CPU） （1）运算器 累加器ACC ； 寄存器B ； 程序状态字寄存器PSW 。 （2）控制器 程序计数器PC ； 指令寄存器IR ； 定时与控制逻辑。
（3）在功能上，该系列单片机有基 本型和增强型两大类 基本型： 8051/8751/8031 80C51/87C51/80C31 增强型： 8052/8752/8032 80C52/87C52/80C32
1
（4）在片内程序存储器的配置上， 该系列单片机有三种形式，即掩膜ROM、 EPROM 和 ROMLess( 无 片 内 程 序 存 储 器)。如： ﹡80C51有4K字节的掩膜ROM； ﹡87C51有4K字节的EPROM ； ﹡80C31在芯片内无程序存储器。
23
2.5.1 80C51的程序存储器配置
PSEN 0000H EA=1 内部 0FFFH 1000H 外部 FFFFH FFFFH EA=0 外部
复位入口 INT0中断入口 T0中断入口 INT1中断入口 T1中断入口 串口中断入口
0000H 0003H 000BH 0013H 001BH 0023H ROM
80H
间接寻址 直接寻址 访问 访问 FFH
FFFFH RD WR
25
一、工作寄存器区
低端32个字节分成4个工作寄存器组，每组8个单 元。当前工作寄存器组的机制便于快速现场保护。
第2章《单片机原理与C51基础》赵丽清(课后习题及答案)
思考题：【2-1】80C51单片机由哪几部分组成，试说明ROM和RAM的功能分别是什么?【2-2】在程序运行中，PC的值是。
（）A）当前正在执行指令的前一条指令的地址B）当前正在执行指令的地址C）当前正在执行指令的下一条指令的首地址D）控制器中指令寄存器的地址【2-3】判断下列说法是否正确。
（1）PC可以存放一个16位二进制数，因此其寻址范围为0000H~7FFFH。
（）（2）单片机系统复位时PC的内容为0000H，因此CPU从程序存储器0000H地址单元取指令，开始执行程序。
（）（3）PC可以看成是程序计时器（）（4）PC可以看成是程序存储器的地址指针。
（）【2-4】试计算当振荡频率为12 MHz和6 MHz时，一个机器周期的长度？试辨析振荡周期、状态周期、机器周期、指令周期之间的关系。
【2-5】单片机的ROM必须具有掉电存储功能，这句话是否正确？【2-6】单片机对RAM的根本要求是快，但掉电可丢失数据，这个表述正确吗？【2-7】试说出80C51的两种时钟电路模式，如果是只有一个单片机工作常使用的是哪一种？如果是两个以上的单片机工作使用哪一种？【2-8】80C51单片机的EA信号有何功能？在使用8031时，EA信号引脚应如何处理？现在使用的80C51系列单片机内部一般均含有ROM，其EA引脚应该怎么接？【2-9】80C51系列单片机的三总线结构包括哪三种？其中作地址总线指的是？作数据总线指的是？属于控制总线的有？P0口的分时复用功能需要依靠锁存器的锁存功能，试举1种常用的低功耗锁存器并将其与单片机正确连接？【2-10】片内RAM低128单元一般划分为哪三个主要部分？对应的字节地址空间是？内部RAM中，可作为工作寄存器区的单元地址为（）H～（）H。
【2-11】80C51单片机任何一个时间4组通用工作寄存器中只能有一组工作，具体哪一组工作由什么来决定？如何设置才能选用0组通用寄存器？【2-12】80C51单片机具有很强的位（布尔）处理功能，内部RAM中共有多少单元可以位寻址，试写出其字节范围和位地址范围？【2-13】位地址00H与字节地址00H在内存中的位置有什么区别？片内字节地址为2AH单元最低位的位地址是（）；片内字节地址为88H单元的最低位的位地址为（）。
02第二章 80C51单片机的硬件
北华航天工业学院
程序计数器PC 程序计数器PC
16位寄存器,用于存放将要执行的指令的地址, 16位寄存器,用于存放将要执行的指令的地址,
可寻址64K范围.PC在物理结构上相对独立,不 可寻址64K范围.PC在物理结构上相对独立,不 属于SFR,如将要执行的指令为多字节指令,则 属于SFR,如将要执行的指令为多字节指令,则 PC存放指令的第一个字节的地址. PC存放指令的第一个字节的地址. PC的功能: PC的功能: 复位功能 计数功能 直接置位功能
北华航天工业学院
表2-5 RS1,RS0与寄存器区的关系 , 与寄存器区的关系
RS1 RS0 当前区号(组 当前区号 组) R0～R7地址 ～ 地址
0 0 1 1
0 1 0 1
0 1 2 3
00H～07H ～ 08H～0FH ～ 10H～17H ～ 18H～1FH ～
北华航天工业学院
(2).位寻址区
北华航天工业学院
2,ቤተ መጻሕፍቲ ባይዱ部数据存储器 ,
由于MCS-51子系列单片机内部数据存储器只有128个
字节,往往不够用,这就需要扩展外部数据存储器, 外部数据存储器最多可扩至64KB. 访问外部存储器需要利用外部总线进行地址和数据的 传输,此时用P0,P2口 P0 P2 访问外部数据存储器只能用间接寻址,两种方式: DPTR和Ri(i=0,1),并有专用指令
北华航天工业学院
2.3 MCS-51单片机的引脚功能 MCS-51单片机的引脚功能
MCS-51 单片机共有40 个引脚. MCS-51单片机共有 40个引脚 .
北华航天工业学院
北华航天工业学院
2.4 MCS-51单片机存储器 MCS-51单片机存储器
单片机基础_80C51
5. 串行I/O口 目前高档 8 位单片机均设置了全双工串行 I/O 口，用以 实现与某些终端设备进行串行通信，或者和一些特殊功能 的器件相连接的能力，甚至用多个单片机相连构成多机系 统。随着应用的拓宽，有些型号的单片机内部还包含有二 个串行I/O口。 6. 定时器/计数器
3. 控制线：共4根。
· RST（VPD：备用电源引入端，当电源发生故障，电源降到下限值时， 备用电源经此端向内部 RAM提供电压，以保护内部RAM中的数据不 丢失）——复位输入信号，高电平有效。在振荡器工作时，在RST上 作用两个机器周期以上的高电平，将器件复位。 ·/EA（Vpp：编程电压,具体电压值视芯片而定）——片外程序存储 器访问允许信号，低电平有效。/EA=1，选择片内程序存储器(80C51 为4KB，80C52为8KB) ；/EA=0，则程序存储器全部在片外而不管片 内是否有程序存储器。 使用80C31时，必须接地，使用8751编程时，施加 21V的编程电 压。 · ALE（PROG：编程脉冲）——地址锁存允许信号，输出。 在访问片外存储器或 I/O 时，用于锁存低八位地址，以实现低八 位地址与数据的隔离。即使不访问外部存储器，ALE端仍以固定的频 率输出脉冲信号(此频率是振荡器频率的1/6)。在访问外部数据存储器 时，出现一个ALE脉冲。
在单片机中，常把寄存器（如工作寄存器、特殊功能 寄存器、堆栈等）在逻辑上划分在片内 RAM 空间中，所 以可将单片机内部 RAM 看成是寄存器堆，有利于提高运 行速度。
当内部 RAM 容量不够时，还可通过串行总线或并行 总线外扩数据存储器。
4. 并行I/O口
单片机往往提供了许多功能强、使用灵活的并行输入 /输出引脚，用于检测与控制。有些I/O引脚还具有多种功 能，比如可以作为数据总线的数据线、地址总线的地址线、 控制总线的控制线等。单片机 I/O 引脚的驱动能力也逐渐 增大，甚至可以直接驱动外扩的LED显示器。
80C51单片机的工作方式共有四种
注意: PCON字节地址87H，不能位寻址。
读写时，只能整体字节操作，不能按位操作。
⒈ 待机（休闲）方式⑴ 待机休闲）方式状态片内时钟仅向中断源提供，其余被阻断； ✓ PC、特殊功能寄存器和片内RAM状态保持不变； ✓ I/O引脚端口值保持原逻辑值； ✓ ALE、保持逻辑高电平； ✓ CPU不工作，但中断功能继续存在。
TMOD： 00H TCON： 00H
TH0： 00H TL0： 00H TH1： 00H
TL1： 00H SCON： 00H SBUF： 不定 PCON： 0×××0000B
二、低功耗工作方式
⑴ 待机(休闲)方式（Idle） ⑵ 掉电保护方式（Power Down）。
在Vcc=5V，fosc=12MHz条件下， 正常工作时电流约20mA； 待机(休闲)方式时电流约5mA； 掉电保护方式时电流仅75A。
§2-5 复位和低功耗工作方式
80C51单片机的工作方式共有四种： ⑴ 复位方式； ⑵ 程序执行方式； ⑶ 低功耗方式； ⑷ 片内ROM编程（包括校验）方式。
一、复位方式
⒈ 复位条件
RST引脚保持2个机器周期以上的高电平。
⒉ 复位电路
⒊ 复位后CPU状态
PC： 0000H Acc： 00H B： 00H PSW： 00H SP： 07H DPTR：0000H P0～P3：FFH IP：×××00000B IE：0××00000B
⑵ 待机（休闲）状态进入
只要使PCON中IDL位置1。
⑶ 待机（休闲）状态退出
①产生中断； ②复位。
⒉ 掉电保护方式
⑴ 掉电保护方式状态 ●片内振荡器停振，所有功能部件停止工作； ●片内RAM数据信息保存不变； ● ALE、PSEN为低电平； ● Vcc可降至2V，但不能真正掉电。 ⑵ 掉电保护状态进入 只要使PCON中PD位置1。 唯一方法是硬件复位，复位后片内RAM数据不变，特殊功能 寄存器内容按复位状态初始化。 唯一方法是硬件复位，复位后片内RAM数据不变，特殊功能 寄存器内容按复位状态初始化。
单片机原理及应用--习题讲解
第二章(第 9页)
单片机原理及应用
第二章 单片机的基本结构
R0的内容为32H， 的内容为48H 而片内RAM 32H单元的内容为 的内容为32H 48H， RAM的 3-25 设R0的内容为32H，A的内容为48H，而片内RAM的32H单元的内容为 80H，40H单元的内容为08H。请指出在执行下列程序段后， 单元的内容为08H 80H，40H单元的内容为08H。请指出在执行下列程序段后，上述各单元的内 容变化。 容变化。
MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV MOV
A，40H A， R0， R0，A P1， P1，#0F0H @R0， @R0，30H DPTR， DPTR，#3848H 40H， 40H，38H R0， R0，30H D0H， D0H，R0 18H， 18H，#30H A， A，@R0 P2， P2，P1
第二章(第 3页)
单片机原理及应用
第二章 单片机的基本结构
80C51单片机的时钟周期 机器周期、 单片机的时钟周期、 2-10 80C51单片机的时钟周期、机器周期、指令周期是如何设 置的？当主频为12MHz 12MHz时 一个机器周期等于多少微秒？ 置的？当主频为12MHz时，一个机器周期等于多少微秒？执行一 条最长的指令需要多少微秒？ 条最长的指令需要多少微秒？ 答： 时钟周期：就是振荡周期， 时钟周期：就是振荡周期，是指振荡器产生一个振荡脉冲信号所 用的时间。 用的时间。 机器周期：指振荡器产生一个CPU完成一个规定操作所用的时间。 CPU完成一个规定操作所用的时间 机器周期：指振荡器产生一个CPU完成一个规定操作所用的时间。 包含6个状态周期,每个状态周期有P1 P2两个相 P1和 两个相。 包含6个状态周期,每个状态周期有P1和P2两个相。 个机器周期=12 =12个时钟周期 1个机器周期=12个时钟周期 指令周期：执行一条指令所需要的时间。 指令周期：执行一条指令所需要的时间。
单片机80c51引脚
80C51单片机的引脚功能80C51单片机一般采用双列直插DIP封装，共40个引脚，图2-2a为引脚排列图。
图2-2b为逻辑符号图。
40个引脚大致可分为4类：电源、时钟、控制和I/O引脚。
图2-2 80C51引脚图1.电源(1)Vcc——芯片电源，接+５Ｖ；(2)Vss——接地端。
2.时钟XTAL1、XTAL2——晶体振荡电路反相输入端和输出端。
使用内部振荡电路时外接石英晶体。
3.控制线控制线共有4根，其中3根是复用线。
所谓复用线是指具有两种功能，正常使用时是一种功能，在某种条件下是另一种功能。
(1)ALE/PROG——地址锁存允许/片内EPROM编程脉冲。
①ALE功能：用来锁存P0口送出的低8位地址。
80C51在并行扩展外存储器（包括并行扩展I/O口）时，P0口用于分时传送低8位地址和数据信号，且均为二进制数。
那么如何区分是低8位地址还是8位数据信号呢？当ALE信号有效时，P0口传送的是低8位地址信号；ALE信号无效时，P0口传送的是8位数据信号。
在ALE信号的下降沿，锁定P0口传送的内容，即低8位地址信号。
需要指出的是，当CPU不执行访问外RAM指令（MOVX）时，ALE以时钟振荡频率1 / 6的固定频率输出，因此ALE信号也可作为外部芯片CLK时钟或其他需要。
但是，当CPU执行MOVX指令时，ALE将跳过一个ALE脉冲。
ALE端可驱动8个LSTTL门电路。
②PROG功能：片内有EPROM的芯片，在EPROM编程期间，此引脚输入编程脉冲。
(2)PSEN——外ROM读选通信号。
80C51读外ROM时，没个机器周期内PSEN两次有效输出。
PSEN可作为外ROM芯片输出允许OE的选通信号。
在读内ROM 或读外RAM时，PSEN无效。
PSEN可驱动8个LSTTL门电路。
(3) RST/Vpd——复位/备用电源。
①正常工作时，RST（Reset）端为复位信号输入端，只要在该引脚上连续保持两个机器周期以上高电平，80C51芯片即实现复位操作，复位后一切从头开始，CPU从0000H开始执行指令。
80C51系列单片机指令表
80C51系列单片机指令表80C51系列单片机指令以A开头的指令有18条，分别为：ACALL addr11ADD A，RnADD A，directADD A，@RiADD A，#dataADDC A，RnADDC A，directADDC A，@RiADDC A，#dataAJMP addr11ANL A，RnANL A，directANL A，@RiANL A，#dataANL direct，AANL direct，#dataANL C，bitANL C，/bit1. ACALL addr11指令名称：绝对调用指令指令代码：A10 A9 A8 1 0 0 0 1 A7 A6 A5 A4 A3 A2 A1 A0指令功能：构造目的地址，进行子程序调用。
其方法是以指令提供的11位地址（al0~a0），取代PC的低11位，PC的高5位不变。
操作内容：PC←（PC）+2SP←（SP）+1（SP）←（PC）7~0SP←（SP）+1（SP）←（PC）15~8PC10~0←addrl0~0字节数：2机器周期：2使用说明：由于指令只给出子程序入口地址的低11位，因此调用范围是2KB。
2. ADD A，Rn指令名称：寄存器加法指令指令代码：28H~2FH指令功能：累加器内容与寄存器内容相加操作内容：A←（A）+（Rn），n＝0~7字节数：1机器周期：1影响标志位：C，AC，OV3. ADD A，direct指令名称：直接寻址加法指令指令代码：25H指令功能：累加器内容与内部RAM单元或专用寄存器内容相加操作内容：A←（A）+（direct）字节数：2机器周期：1影响标志位：C，AC，OV4. ADD A，@Ri指令名称：间接寻址加法指令指令代码：26H~27H指令功能：累加器内容与内部RAM低128单元内容相加操作内容：A←（A）+（（Ri）），i＝0，1字节数：1机器周期：1影响标志位：C，AC，OV5. ADD A，#data指令名称：立即数加法指令指令代码：24H指令功能：累加器内容与立即数相加操作内容：A←（A）+data字节数：2机器周期：1影响标志位：C，AC，OV6. ADDC A，Rn指令名称：寄存器带进位加法指令指令代码：38H~3FH指令功能：累加器内容、寄存器内容和进位位相加操作内容：A←（A）+（Rn）+（C），n＝0~7字节数：1机器周期：1影响标志位：C，AC，OV7. ADDC A，direct指令名称：直接寻址带进位加法指令指令代码：35H指令功能：累加器内容、内部RAM低128单元或专用寄存器内容与进位位加操作内容：A←（A）+（direct）+（C）字节数：2机器周期：1影响标志位：C，AC，OV8. ADDC A，@Ri指令名称：间接寻址带进位加法指令指令代码：36H~37H指令功能：累加器内容、内部RAM低128单元内容及进位位相加操作内容：A←（A）+（（Ri））+（C），i＝0，1字节数：1机器周期：1影响标志位：C，AC，OV9. ADDC A，#data指令名称：立即数带进位加法指令指令代码：34H指令功能：累加器内容、立即数及进位位相加操作内容：A←（A）+data+（C）字节数：2机器周期：1影响标志位：C，AC，OV10. AJMP addr11指令名称：绝对转移指令指令代码：A10 A9 A8 1 0 0 0 1 A7 A6 A5 A4 A3 A2 A1 A0指令功能：构造目的地址,实现程序转移.其方法是以指令提供的11位地址，取代PC的低11位，而PC的高5位保持不变.操作内容：PC←(PC)+2PCl0~0←addrll字节数：2机器周期：2使用说明：由于addrll的最小值是000H，最大值是7FFH，因此地址转移范围是2KB.11. ANL A，Rn指令名称：寄存器逻辑与指令指令代码：58H~5FH指令功能：累加器内容逻辑与寄存器内容操作内容：A←（A）∧（Rn），n＝0~7字节数：1机器周期：112. ANL A，direct指令名称：直接寻址逻辑与指令指令代码：55H指令功能：累加器内容逻辑与内部RAM低128单元或专用寄存器内容操作内容：A←（A）∧（diret）字节数：2机器周期：113. ANL A，@Ri指令名称：间接寻址逻辑与指令指令代码：56H~57H指令功能：累加器内容逻辑与内部RAM低128单元内容操作内容：A←（A）∧（（Ri））i＝0，1字节数：1机器周期：114. ANL A，#data指令名称：立即数逻辑与指令指令代码：54H指令功能：累加器内容逻辑与立即数操作内容：A←（A）∧data字节数：2机器周期：115. ANL direct，A指令名称：累加器逻辑与指令指令代码：52H指令功能：内部RAM低128单元或专用寄存器内容逻辑与累加器内容操作内容：direct←（A）∧（direct）字节数：2机器周期：116. ANL direct，#data指令名称：逻辑与指令指令代码：53H指令功能：内部RAM低128单元或专用寄存器内容逻辑与立即数操作内容：direct←（direct）∧data字节数：3机器周期：217. ANL C，bit指令名称：位逻辑与指令指令代码：82H指令功能：进位标志逻辑与直接寻址位操作内容：C←（C）∧（bit）字节数：2机器周期：218. ANL C，/bit指令名称：位逻辑与指令指令代码：B0H指令功能：进位标志逻辑与直接寻址位的反操作内容：C←（C）∧（bit）字节数：2机器周期：280C51系列单片机指令以C开头的指令有10条，分别为: CJNE A，dircet，relCJNE A，#data，relCJNE Rn，#data，relCJNE @Ri，#data，relCLR ACLR CCLR bitCPL ACPL CCPL bit1. CJNE A，dircet，rel指令名称：数值比较转移指令指令代码：B5H指令功能：累加器内容与内部RAM低128字节或专用寄存器内容比较，不等则转移。
80C51单片机的引脚功能
1.1 80C51单片机的引脚功能80C51系列中，用CHMOS工艺制造的单片机都采用双列直插式（DIP)40脚封装，引脚信号完全相同。
图2—9为引脚图,这40根引脚大致可分为:电源（V CC、V SS、V PP、V PD）、时钟（XTAL1、XTAL2）、I/O口（P0~P3）、地址总线（P0口、P2口）和控制总线(ALE、RST、、、）等几部分。
它们的功能简述如下：1．电源Vcc（引脚号40），芯片电源，接+5V；Vss（引脚号20)，电源接地端.2．时钟XTAL1（引脚号18）内部振荡电路反相放大器的输入端，是外接晶振的一个引脚。
当采用外部振荡器时，此引脚接地。
XTAL2(引脚号19)内部振荡器的反相放大器输出端，是外接晶振的另一端。
当采用外部振荡器时，此引脚接外部振荡源。
3．控制总线（1）ALE/（引脚号30）:正常操作时为ALE功能（允许地址锁存)，用来把地址的低字节锁存到外部锁存器。
ALE引脚以不变的频率（振荡器频率的1/6）周期性地发出正脉冲信号。
因此，它可用作对外输出的时钟信号或用于定时。
但要注意,每当访问外部数据存储器时，将跳过一个ALE脉冲.ALE端可以驱动(吸收或输出电流)8个LSTTL电路。
在8751单片机EPROM编程期间，此引脚接编程脉冲（功能）.（2）（引脚号29）:外部程序存储器读选通信号.在从外部程序存储器取指令（或数据）期间，在每个机器周期内两次有效。
可以驱动8个LSTTL电路.（3）RST/VPD(引脚号9）：复位信号输入端.振荡器工作时，该引脚上持续2个机器周期的高电平可实现复位操作。
此引脚还可接上备用电源。
在Vcc掉电期间，由向内部RAM提供电源，以保持内部RAM中的数据.（4）/Vpp（引脚号31）：为内部程序存储器和外部程序存储器的选择端。
当为高电平时，访问内部程序存储器（PC值小于4K)；当为低电平时，访问外部程序存储器。
对于87C51单片机，在EPROM编程期间，此端为21V编程电源输入端。
单片微型计算机原理与接口技术答案高峰
单片微型计算机原理与接口技术答案(第二版)高峰(总101页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--思考与练习题解析第2章【单片机的基本结构】【2-1】8()C51单片机在片内集成了哪些主要逻辑功能部件各个逻辑部件的最主要功能是什么【答】80C51单片机在片内主要包含中央处理器CPU(算术逻辑单元ALU及控制器等)、只读存储器ROM、读／写存储器RAM、定时器／计数器、并行I／O 口Po～P3、串行口、中断系统以及定时控制逻辑电路等，各部分通过内部总线相连。
1．中央处理器(CPU)单片机中的中央处理器和通用微处理器基本相同，是单片机的最核心部分，主要完成运算和控制功能，又增设了“面向控制”的处理功能，增强了实时性。
80C51的CPU是一个字长为8位的中央处理单元。
2．内部程序存储器根据内部是否带有程序存储器而形成三种型号：内部没有程序存储器的称为80C31；内部带ROM的称为80c51，80c51共有4 KB掩膜ROM；内部以EPROM 代替RoM的称为87C51。
程序存储器用于存放程序和表格、原始数据等。
3．内部数据存储器(RAM)在单片机中，用读／写存储器(RAM)来存储程序在运行期间的工作变量和数据。
80C51中共有256个RAM单元。
4．I／O口单片机提供了功能强、使用灵活的I／O引脚，用于检测与控制。
有些I／O引脚还具有多种功能，比如可以作为数据总线的数据线、地址总线的地址线或控制总线的控制线等。
有的单片机I／0引脚的驱动能力增大。
5．串行I／O口目前高档8位单片机均设置了全双工串行I／0口，用以实现与某些终端设备进行串行通信，或与一些特殊功能的器件相连的能力，甚至用多个单片机相连构成多机系统。
有些型号的单片机内部还包含两个串行I／O口。
6·定时器／计数器80c51单片机内部共有两个16位定时器／计数器，80C52则有3个16位定时器／计数器。
单片机毕业设计80c51
单片机毕业设计80c51本文的毕业设计主要涉及到80C51单片机的应用。
本篇文章将介绍单片机的基本原理、在数字电子钟的设计中的具体应用、硬件设计和软件编程，并给出程序设计流程与详细实现过程。
一、 80C51单片机的基本原理只要有些基础的理解，学习单片机并不难。
单片机是包含CPU、ROM、RAM和其他外设的一种集成电路（IC）芯片。
单片机因其体积小、功耗低、成本低而在实际应用中广泛使用。
具有代表性的是80C51单片机系列。
80C51单片机有多种不同的型号，每个型号内置指令集在某种程度上都有所不同。
最简单的80C51型号内置的指令集只有40多种指令。
可以想象，由于指令集非常简化、结构紧凑，这样设计出来的芯片具有性能非常稳定的特点。
二、数字电子钟的设计数字电子钟是指采用数字电路或数字电子技术设计的显示时间的钟。
数字电子钟广泛应用于生活中的种种需要，能够比较稳定地显示时间，其他功能还包括定时、闹钟、备忘等选项。
三、数字电子钟的硬件设计数字电子钟的硬件设计涵盖了三个方面：1. 显示电路的设计数字电子钟的显视屏幕通常是7片LED，其中6片是数字显示屏，第7片为冒号显示屏。
这个设计采用COS-8886电路，典型的应用范围是数码电子表、温度计等。
2. 时基方案的设计时基方案是指数字电子钟中的总体控制方案。
这里我们采用的是74HC4060的集成电路。
使用74HC4060，可以非常方便地进行时钟频率的分频设计。
3. 蓝牙通信模块的设计蓝牙通信模块的设计中，我们使用了常见的蓝牙串口传输模块，如HC-06，其工作电压在3.3V ~ 5V之间，具备良好的兼容性。
四、数字电子钟的软件编程数字电子钟的软件编程主要涉及以下两个方面：1. 定时计数器的设计采用80C51单片机设计定时计数器时，需要考虑到时钟频率、计时器精度、转换精度等问题。
借助于8051单片机提供的Timer/Counter模块，可以很方便地实现这个功能。
2. 蓝牙通信程序设计程序设计中需要考虑到串口通信协议，包括蓝牙模块的波特率，校验位和数据位等问题。
单片机原理及应用-第四章80C51单片机的功能
对两个操作数执行逻辑异或操作， 并将结果存放在目标地址中。
03
02
OR
对两个操作数执行逻辑或操作，并 将结果存放在目标地址中。
NOT
对操作数执行逻辑非操作，并将结 果存放在目标地址中。
04
控制转移指令
JMP
无条件跳转到指定地址。
JC/JNC
当进位标志位为1或0时，跳转 到指定地址。
JZ/JE
06
80C51单片机的串行通信 接口
串行通信的基本概念
串行通信
通过一条数据线，按照位顺序传输数据，实现数 据的发送和接收。
异步通信
数据传输速率不固定，发送器和接收器使用各自 的时钟。
同步通信
数据传输速率固定，发送器和接收器使用同一时 钟源。
80C51单片机的串行口结构及控制寄存器
要点一
串行口结构
算术运算指令
ADD
将两个操作数相加，并将结果存放在 目标地址中。
SUB
从源地址中减去目标地址中的值，并 将结果存放在源地址中。
MUL
将两个操作数相乘，并将结果存放在 目标地址中。
DIV
将源地址中的值除以目标地址中的值， 并将商存放在源地址中，余数存放在 累加器中。
逻辑运算指令
01
AND
对两个操作数执行逻辑与操作，并 将结果存放在目标地址中。
80C51单片机的应用领域
工业控制
80C51单片机在工业控制领域应用广泛， 如电机控制、自动化生产线控制等。
通信设备
80C51单片机在通信设备领域应用广 泛，如调制解调器、路由器、交换机
等。
智能仪表
80C51单片机可以用于各种智能仪表 的控制系统，如温度、压力、流量等 传感器采集和处理。
80C51系列单片机指令表
标号:指令的符号地址. ⑴ 标号:指令的符号地址.
① 用于一段功能程序的识别标记或控制 转移地址. 转移地址. ② 指令前的标号代表该指令的地址, 指令前的标号代表该指令的地址, 用符号表示的地址. 是用符号表示的地址. 一般用英文字母和数字组成. ③ 一般用英文字母和数字组成. 标号必须用冒号" 与操作码分隔. ④ 标号必须用冒号" :"与操作码分隔.
【例】 MOV MOV
中
A,3 A,3AH A,P0
单元中的数据传送至A ;将内RAM 3AH单元中的数据传送至A中 将内RAM AH单元中的数据传送至 ;将特殊功能寄存器P0口中的数据传送至A 将特殊功能寄存器P0口中的数据传送至A P0口中的数据传送至
说明: AH和 是以direct形式出现的直接地址 说明:3AH和P0是以direct形式出现的直接地址 direct 访问特殊功能寄存器SFR SFR只能采用直接寻址方 访问特殊功能寄存器SFR只能采用直接寻址方 式.
注释:指令功能说明. ⑷ 注释:指令功能说明.
注释属于非必需项, 是为便于阅读, ① 注释属于非必需项 , 是为便于阅读 , 对指令功能作的说明和注解. 对指令功能作的说明和注解. ② 注释必须以";"开始. 注释必须以" 开始.
3.1.2 指令分类
80C51共有111条指令. 80C51共有111条指令. 共有111条指令
A,R0 MOV A,R0 INC A MUL AB ;将R0中的数据传送至A中 中的数据传送至A
⒋ 寄存器间接寻址
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P0口特点小结:
1、 做通用数据I/O端口时,输出级上端的FET处于截止状态, 所以与MOS器件连接时,必须外接“上拉电阻”,否则不能 正确的输出高电平;
2、在输入操作前,为了保证输入正确，必须先向端口“写1”;
3、“读引脚”与“读锁存器”是不同的两个数据通道。凡 是“读—修改—写” 的操作,CPU读的都是端口锁存器中 的数据。
• 输入操作（读引脚，读锁存，输入前写一）
A、读引脚:读外部送到端口引脚的电平,即通常所说的 输入操作（如：MOV A,P0）.此时,单片机控制“读 引脚”的三态门,使引脚处的外部电平经三态门送入 内部总线.
B、读锁存器:将进行读锁存器并进行处理，最后再写 回锁存器的操作称之为： “读—修改—写”操作。 在这种情况下, 读入的数据不是来自引脚，而是端口 内部的锁存器的内容。
4、为了提高电路的可靠性,端口引脚不要直接与三极管一类 的器件直接连接,应加隔离电路或与三极管之间加一个电 阻.
5、在总线方式时,P0口不能再做通用的I/O端口。它分时输 出地址、数据总线的信息（此时引脚不用外接上拉电阻）。
返回 返回结构图
2.4.2 P1口
特点：单纯的通用I/O端口,负载能力为4个TTL输入。与P0口的 区别在于内部具有上拉电阻，所以输出时不用外接上拉电阻。
如： ORL P0,A ; P0 ∨ A → P0
P0. X
结构图
C、输入时应先写“1”：在端口电路中,可以发现一个问题:端 口在输入（读引脚）时,原来锁存器的状态可能要影响引脚 电平的输入.例如:原来锁存器的状态为“0”态,既输出极的 下端FET是饱和状态,这样如果外电路向引脚输入高电平时, 电路将不能正确读入.要解决的方法就是让下端的FET截止 （高阻态）,既事先向端口写一个“1”.
请注意下面的一段程序：
MOV A，#0FFH；0FFH送累加器A
MOV P0，A MOV A,P0
；向P0口“写1” ；从P0口输入数据到A
你能正确的分析出指令的操作吗？
返回结构图
2、P0口的总线方式 （系统使用外存储器时）
• 控制电路的“控制”=1,此时与门打开,MUX接向 “地址/数据”信号.在这种情况下,输出极的两个 FET都处于正常的工作状态8051单片机的内部机构（1课时） • 2.2 8051的外部引脚及功能（1课时） • 2.3 8051的存储器配置（2课时） • 2.4 并行I/O接口电路（2课时） • 2.5 8051的中断系统（2课时） • 2.6 8051的定时器/计数器（2课时） • 2.7 8051的串行通信（2课时） • 2.8 8051的外围电路（1课时）
• 与P0口一样，P2口在系统使用外部存储器时，做高八位 的地址总线。
• 应当注意的是：仅使用外部数据存储器时，P2口分两种 情况：
2.4.1 P0口
2.4.3 P2口
P0口的位结构图 P0口的工作原理 2.4.2 P1口
2.4.4 P3口 2.4.5 并行端口在使用时应
注意的几个问题
单片机与继电器等大电流负载的接口
MCS-51逻辑图
继续
2.4.1 P0口:
特点:“通用数据I/O端口”和“地址、数据复用总线”端 口.
1，在作为通用数据I/O端口时,具有较强的驱动 能力(8个TTL负载),与MOS负载连接时,需要外接一 个上拉电阻。
• 访问外部存储器的指令movx、movc ，就是使用 P0口来输出外部存储器的低八位地址和输入、输 出存储器的数据。
• 在进行单片机的硬件系统的设计中，如果使用了 外部存储器（或使用movx指令来访问外部接口电 路）时，P0口成为整个系统的地址/数据复用总线。 换句话，P0口不能再作为通用的I/O端口的形式直 接与外部连接。
• 输出操作: 若总线向口送“0”时,锁存器的/Q=1,使下端的FET导通
(上面的FET仍然截止),这样端口呈现“0”电平. 送“1”时,/Q=“0”,使下端的FET截止.这样出现输出极的
两个FET全部截止.在这种情况下必须在端口线上外加上 拉电阻.这样在上拉电阻的作用下,使端口为高电平.
返回结构图
本章讲述的是单片机系统的硬件基础知 识，是课程的重点章节之一。
• 难点： 1、8051单片机的内部数据存储器 2、4个并行I/O的不同特点和用途 3、8051的中断控制 4、定时器/计数器控制 5、串口通信
2.4 并行输入输出接口电路
在MCS-51单片机的四个I/O口都是具有输出锁存功 能的双向端口,这些锁存器的位置都在SFR中,其地址分 别为:80H、90H、A0H 、B0H.出于系统的考虑,在硬件 设计上对每一个端口都有不同的要求,所以每一个端口 又具有不同的特点.
读引脚
硬件组成：
1，一个输出锁存器（D型触发器）； 2，二个三态门（控制读引脚或读锁存器）； 3，与门和MUX等元件组成的输出控制电路；
1，P0口的I/O操作； 2，P0口的总线方式
4，一对场效应晶体管FET构成的输出驱动电路. 返回
返回前一次
1、P0口的I/O操作（通用I/O端口）
• 在P0口作为通用I/O端口时,控制电路中的“控制”为“0” 电平,多路开关MUX接入下方的锁存器的/Q端。 由于与门的一个输入端为“0”,所以它使上端的FET截 止.这就是P0口在做I/O口时输出为“漏极开路”的结构原 因.
读锁存器
内部总线 写锁存器
DQ
锁存器
CL /Q
Vcc 内部上拉电阻
P1.x 引脚
读引脚
返回
返回前一次
2.4.3 P2口
特点：“通用数据I/O端口”和“高八位地址总线”端口
读锁存器 内部总线 写锁存器 读引脚
DQ
锁存器
CL /Q
地址
控制
Vcc
1/0 内部上拉电阻
MUX (地址=0)
P2.x 引脚
返回上一次
2，作为“地址、数据复用总线”使用时,P0口首 先输出外部存储器的低八位地址,然后再变为数据 总线进行数据的输入或输出.此时，P0口不能再作 为通用I/O口。
返回
读锁存器
P0口的位结构图
Vcc
Vcc
地址/数据 控制(=0时)
1/0
内部总线 写锁存器
DQ
锁存器
CL /Q
MUX (控制=0时)
P0.x 引脚