80C51单片机的硬件结构

合集下载

单片机原理与接口技术 80C51 单片机的硬件结构

单片机原理与接口技术 80C51 单片机的硬件结构

2.3.1 内部数据存储器低128单元区
80C51的内部数据存储器低128单元区,称为内部 RAM,地址为00H-7FH.按用途划分为三个区。
1、寄存器区 内部RAM的前32个单元作为通用(工作)寄存器使用,
地址为00H~1FH。分为4组,组号依次为0、1、2、3,每 组有8个寄存器:R7~R0。
编程电压(25V):31脚(EA/Vpp)
备用电源引入
备用电源是通过9脚(RST/VPD)引入的。当电源发生
故障,电压降低到下限值时,备用电源经此端向内部RAM
提供电压,以保护内部RAM中的信息不丢失。
docin/sundae_meng
P3口还具有第二功能,其引脚描述如表2.1。
表2.1 Pwenku.baidu.com口线的第二功能
docin/sundae_meng
80C5d1o芯cin/s片und逻ae辑_me结ng 构图
1. CPU CPU即中央处理器的简称,是单片机的核心部件,它
完成各种运算和控制操作,CPU由运算器和控制器两部分 电路组成。 (1)运算器电路
运算器电路包括ALU(算术逻辑单元)、ACC(累 加器)、B寄存器、状态寄存器、暂存器1和暂存器2等部件, 运算器的功能是进行算术运算和逻辑运算。
docin/sundae_meng
2. 芯片引脚介绍 1. 输入/输出口线

第2章 80C51内部结构

第2章  80C51内部结构
2011-5-13
1
存储器的主要功能:存储信息(程序和数据)。 存储器的主要功能:存储信息(程序和数据)。 分以下两类: 分以下两类:
随机存储器RAM CPU在运行时进行数据的写入和读 RAM: ① 随机存储器RAM:CPU在运行时进行数据的写入和读 出,但关闭电 源时,信息将丢失。 源时,信息将丢失。 功能:用来存放暂时性的输入输出数据。运算的中间结果或用作堆栈。 功能:用来存放暂时性的输入输出数据。运算的中间结果或用作堆栈。 只读存储器ROM 写入信息不易改写的存储器。断电后,信息保留不变。 ROM: ②只读存储器ROM:写入信息不易改写的存储器。断电后,信息保留不变。 功能:用来存放程序或常数。 功能:用来存放程序或常数。
2011-5-13 15
2011-5-13 3
80C51单片机的程序存储器配置 2.5.1 80C51单片机的程序存储器配置
由图2.14知 由图2.14知: 2.14
2.14 80C51程序存储器配置图
80C51芯片内有4KBROM;87C51芯片内有4KBEPROM;80C31芯片内没有 80C51芯片内有4KBROM;87C51芯片内有4KBEPROM;80C31芯片内没有 芯片内有4KBROM 芯片内有4KBEPROM ROM。应用时,必须外接EPROM。 ROM。应用时,必须外接EPROM。 EPROM
表2-8 工作寄存器地址表

80C51单片机的硬件结构之CPU与存储器

80C51单片机的硬件结构之CPU与存储器
TL0
8BH
8AH


定时/计数器 方式选择 定时/计数器 控制寄存器 寄存器名称 电源控制 寄存器 数据指针 (高8位) 数据指针 (低8位) 堆栈指针 P0口锁存器
TMOD
89H
GATE TF1 8FH D7 SMO D
C/T TR1 8EH D6 —
M1 TF0 8DH D5 —
M0 TR0 8CH D4 — — — —
① 掩膜ROM。 ② 可编程的只读存储器(PROM)。 ③ 可改写的只读存储器EPROM。 ④ 可电改写只读存储器(EEPROM)。
随机存取存储器(RAM)
① 静态SRAM。 ② 动态DRAM。
可现场改写的非易失性存储器
① 快擦写存储器(FLASH)。 ② 铁电存储器FRAM。
2.存储单元和存储单元地址
第二章 80C51系列单片机的硬件结构
【学习目标】
1、理解单片机的内部结构、外部引脚 2、理解存储器的基本知识及80C51系列单片机的存储器系 3、理解并行I/O端口的工作原理 4、了解80C51的各特殊功能寄存器 5、理解单片机的4种工作方式 【重点内容】
1、80C51系列单片机的引脚 2、80C51系列单片机的存储空间配置 3 、80C51系列单片机并行口的功能
2.1 80C51系列单片机结构
2.1.1 内部结构框图

80C51单片机的基本结构

80C51单片机的基本结构

80C51 单片机的基本结构

1) 中央处理器(CPU)

中央处理器是单片机的核心,完成运算和控制功能。MCS-51 的CPU 能处理8 位二进制数或代码。

2) 内部数据存储器(内部RAM)

8051 芯片中共有256 个RAM 单元,但其中后128 单元被专用寄存器占用,能作为寄存器供用户使用的只是前128 单元,用于存放可读写的数据。因此通常所说的内部数据存储器就是指前128 单元,简称内部RAM。

3) 内部程序存储器(内部ROM)

8051 共有4 KB 掩膜ROM,用于存放程序、原始数据或表格,因此,称之为程序存储器,简称内部ROM。

4) 定时/计数器

8051 共有两个16 位的定时/计数器,以实现定时或计数功能,并以其定时或计数结果对计算机进行控制。

80C51单片机硬件结构

80C51单片机硬件结构
第二章
80C51单片机硬件结构
内容提要:
§2-1 §2-2 §2-3 §2-4 单片机内部结构及引脚 单片机存储器配置 CPU时序 并行I / O端口
§2-1
MCS-51单片机内部结构及引脚
MCS-51系列单片机是因特公司1980推出的高档8位机 分为二个子系列,、三个版本:
存储器类型 单片机系列
MCS-51单片机内共有22个特殊功能寄存器,包括PC及SFR。 PC为程序计数器。它是一个双字节寄存器,寻址范围为: 0000H ~ FFFFH,即0 ~ 64KB。
SFR为特殊功能寄存器。其寻址空间:80H ~ FFH
其中,51子系列有18个寄存器,占有21个字节; 52子系列有21个寄存器,占有26个字节。
3、表中,凡地址能被8整除的寄存器都是可位
寻址的寄存器。
各寄存器的名称:
1、算术运算寄存器 (1)A——累加器。 (2)B——B寄存器,乘、除法运算用。 (3)PSW——程序状态字寄存器:包含程序运
行状态、信息。
PSW
CY
AC
F0
OV
RS1
RS0

P
CY —— 进位/借位标志;位累加器。 AC —— 辅助进/借位标志;用于十进制调整。 F0 —— 用户定义标志位;软件置位/清零。 OV —— 溢出标志; 硬件置位/清零。 P —— 奇偶标志;A中1的个数为奇数 P = 1;否则 P = 0。 RS1、RS0 ——寄存器区选择控制位。 0 0: 0区 R0 ~ R7

80C51的结构和原理

80C51的结构和原理

1

第二章80C51的结构和原理

2

学习目标

熟悉80C51单片机的结构和应用模式

掌握80C51的内部资源,特别是存储器配置 理解单片机的工作原理和基本时序重点内容

80C51单片机的应用模式

80C51单片机存储器及SFR 配置 80C51单片机I/O 口特点

32.6 80C51的并行口结构与操作

2.1 80C51系列概述

2.2 80C51的基本结构与应用模式2.3 80C51典型产品资源配置与引脚封装2.4 80C51的内部结构2.5 80C51的存储器组织第二章80C51的结构和原理

4

2.1 80C51系列概述2.1.1 MCS-51系列

(1)MCS-51是Intel公司生产的一个单片机系列名称。属于这一系列的单片机有多种,如:

﹡8051/8751/8031;﹡8052/8752/8032;﹡80C51/87C51/80C31

﹡80C52/87C52/80C32等。

5(2)该系列生产工艺有两种:

CHMOS 是CMOS 和HMOS 的结合,既保持了HMOS 高速度和高密度的特点,还具有CMOS 的低功耗的特点。在产品型号中凡带有字母“C”的即为CHMOS 芯片,CHMOS 芯片的电平既与TTL 电平兼容,又与CMOS 电平兼容。

一是HMOS 工艺(高密度短沟道MOS 工艺)。二是CHMOS 工艺(互补金属氧化物的HMOS 工艺)。

2.1 80C51系列概述6

(3)在功能上,该系列单片机有基本型和增强型两大类:

增强型:

8052/8752/8032

80C52/87C52/80C32

基本型:

8051/8751/8031

80C51单片机的硬件结构

80C51单片机的硬件结构


17H 18H 19H … 1FH

R7 R0 R1 … R7
工作寄存器3组
20H
21H 22H 23H 24H 25H 26H 27H 位 寻 28H
07H
0FH 17H 1FH 27H 2FH 37H 3FH 47H
06H
0E H 16H 1E H 26H 2E H 36H 3E H 46H
05H
80C51单片机逻辑符号
(1)端口线
P0.7~P0.0:为P0口专用,P0.7为高位,P0.0
为低位。有两种不同的功能:通用I/O接口和地 址/数据分时复用总线 。 通用I/O接口:输出,输入和端口操作三 种工作方式。 第一种情况,80C51不带片外存储器时。P0口 作为通用I/O口使用,用于传送CPU的输入/输 出数据。这时输出数据可以得到锁存,不需外 接专用锁存器。输入数据可以得到缓冲,增加 了数据的可靠性
(2)电源线
VCC(40)为+5V电源线,VSS(20)接地
(3)控制线(6条)
ALE(30):地址锁存控制信号。配合P0口引脚
的第二功能使用。
EA(31):片外存储器访问选择线。可以控制使
用片内ROM或使用片外ROM。 EA=1:允许使用片内ROM EA=0:只使用片外ROM
PSEN(29):片外ROM读选通信号,在访问片

80C51单片机片内结构和工作原理

80C51单片机片内结构和工作原理
地址范围:0000H~FFFFH,共64KB。其中: 低段4KB:0000H~0FFFH 80C51和87C51在片内,80C31在片外。 高段60KB:1000H~FFFFH。在片外。 读写ROM用MOVC指令,控制信号是PSEN和EA。
读ROM是以程序计数器PC作为16位地址指针,依次读相应 地址ROM中的指令和数据,每读一个字节,PC+1→PC,这是 CPU自动形成的。但是有些指令有修改PC的功能,例如转移 类指令和MOVC指令,CPU将按修改后PC的16位地址读ROM。
2CH
67H
66H
65H
64H
63H
62H
61H
60H
2BH
5FH
5EH
5DH
5CH
5BH
5AH
59H
58H
2AH
57H
56H
55H
54H
53H
52H
51H
50H
29H
4FH
4EH
4DH
4CH
4BH
4AH
49H
48H
28H
47H
46H
45H
44H
43H
42H
41H
40H
27H
3FH
3EH
3DH
3CH
3BH
3AH
39H

第二章 80c51硬件结构

第二章 80c51硬件结构

2.1.2
80C51内部逻辑结构组成
7. 串行口
作用: 一个全双工串行端口,用于实现单片机和其它数据 设备串行口之间的数据传送。
8. 时钟电路
作用:外接石英晶体和微调电容形成一个完整的时钟电路, 为整个单片机产生脉冲序列.
9. 内部总线 :
作用:通过地址、数据 、控制三总线将单片机各部件连接 起来,提高集成度和可靠性。
2.2
内部存储器
2.2.1 存储器结构特点及区分 2.2.2 内部数据存储器低128单元 2.2.3 内部数据存储器高128单元 2.2.4 堆栈操作
2.2.5 内部程序存储器
2.2.1 存储器结构特点及区分
1· 存储器结构及作用
片内程序存储器
程序存储器ROM 80C51存储器 数据存储器RAM 片内数据存储器 片外数据存储器 片外程序存储器
(1)运算电路 构成: 运算部件以算术逻辑运算单元ALU为核心,包 含累加器ACC、B寄存器、暂存器、标志寄存器PSW等, 功能: 它能实现算术运算、逻辑运算 。
算术运算单元ALU是一个8位的运算器,它不仅可以
完成8位二进制数据加、减、乘、除等基本的算术运算, 还可以完成8位二进制数据逻辑“与”、“或”、“异
2.1.2
80C51内部逻辑结构组成
2.内部数据存储器(RAM)
低128字节区:用户RAM区为128x8Byte,地址为00H~

单片机第2章80C51的结构和原理-thh

单片机第2章80C51的结构和原理-thh
80c51单片机具有多个并行输入/输出端口,可以同时处理多个外部设备的输入和输出信号。
02
80c51单片机的指令系统
指令格式
1 3
指令长度
80c51单片机的指令长度为16位,即两个字节。
操作码
2
操作码是用来识别指令功能的部分,它指明了指令应执行的
操作类型。
操作数
操作数是执行指令所需的附加信息,可以是寄存器、内存地 址或立即数。
控制寄存器
用于暂存发送和接收的数据,实现数 据的缓冲和转发。
串行通信的应用
远程数据传输
通过串行通信,单片机可以实现 与远程设备的数据交换,如读取 传感器数据、控制远程设备等。
多机通信
多个单片机之间可以通过串行通 信实现信息的交换和协同工作, 如分布式控制系统、多机控制系 统等。
调试与测试
在单片机开发过程中,通过串行 通信可以将调试信息发送到计算 机上,方便开发者进行调试和测 试。
中断响应
02
CPU收到中断请求后,会暂时停止当前的工作, 将断点地址压入堆栈,跳转到相应的中断向量,
开始执行中断处理程序。
中断返回
04
处理完成后,CPU会返回到断点地址,继续执 行原来的程序。
中断系统的应用
实时控制
利用中断系统可以实时 地处理各种输入信号, 如按键、传感器等。
数据传输

第2章 80C51单片机内部结构和工作原理

第2章 80C51单片机内部结构和工作原理
地址范围:0000H~0FFFH, 4KB。 地址范围:0000H~0FFFH,共4KB。
读ROM是以程序计数器PC作为16位地址指针,依次读 ROM是以程序计数器PC作为16位地址指针, 是以程序计数器PC作为16位地址指针 相应地址ROM中的指令和数据,每读一个字节, ROM中的指令和数据 相应地址ROM中的指令和数据,每读一个字节, PC+1→PC,这是CPU自动形成的。 CPU自动形成的 PC+1→PC,这是CPU自动形成的。
用作输入时,均须先写入“1”; ※ 用作输入时,均须先写入“1”; 用作输出时,P0口应外接上拉电阻。 用作输出时,P0口应外接上拉电阻。 口应外接上拉电阻
29
30
1. P0口 口
图 2.5 P0 口内部一位结构图
31
ORG 00H LP: SETB P1.0 ; LCALL 100H ; CLR P1.0 ; LCALL 100H ; LJMP LP
25
(3)指令周期 指令周期
• 完成一条指令所需要的时间, 完成一条指令所需要的时间, 有单、双、四机器周期指令 • 单字节单周期 如 INC A 字节单 机器码 04 • 双字节单周期 字节单 ADD A #30 24 30 • 单字节双周期 字节双 INC DPTR A3 • 单字节四周期 字节四 MUL AB A4
10
⒉ 位寻址区

80C51单片机内部结构和工作原理

80C51单片机内部结构和工作原理

⑴ 累加器Acc ⑵ 寄存器B
MOV A,R0
MOV A,30H
ADD A,#32H MOV A,B
MOV A,@R1 ADD A,32H
ADD A,B
⑶ 程序状态字寄存器PSW
PSW也称为标志寄存器,存放各有关标志。 其结构和定义如下:
① Cy — 进位标志。 用于表示Acc.7有否向更高位进位。
读外ROM的过程:
CPU从PC(程序计数器)中取出当前ROM的16位 地址,分别由P0口(低8位)和P2口(高8位)同 时输出,ALE信号有效时由地址锁存器锁存低8位 地址信号,地址锁存器输出的低8位地址信号和P2 口输出的高8位地址信号同时加到外ROM 16位地址 输入端,当PSEN信号有效时,外ROM将相应地址存 储单元中的数据送至数据总线(P0口),CPU读入 后存入指定单元。
⑴ 64KB程序存储器(ROM),包括片内ROM和片外ROM; ⑵ 64KB外部数据存储器(外RAM); ⑶ 256B内部数据存储器(内RAM)
(包括特殊功能寄存器) 。
80C51存储空间配置图
2.2.1 程序存储器(ROM)
地址范围:0000H~FFFFH,共64KB。其中: 低段4KB:0000H~0FFFH
§2-2 存储空间配置和功能
80C51的存储器配置方式与其他常用的微机系统 不同,属哈佛结构(注意:什么是哈佛结构?),它把程 序存储器和数据存储器分开,各有自己的寻址系统、 控制信号和功能。程序存储器用于存放程序和表格常 数;数据存储器用于存放程序运行数据和结果。

80C51的基本结构

80C51的基本结构

80C51的基本结构

80C51的引脚封装

时钟电路

总线控制

CPU

ROM/EPROM/FLASH

4K 字节

RAM 128字节 SFR 21个

定时/计数器

2个

中断系统

5中断源、2优先级

串行口 全双工 2个

并行口 4个

RST EA

ALE PSEN

XTAL2

XTAL1

P0 P1 P2 P3

V CC

V SS

一、80C51的内部结构:

1.80C51的微处理器(CPU)

(1)运算器:累加器ACC ;寄存器B ;程序状态字寄存器PSW 。

(2)控制器:程序计数器PC ;指令寄存器IR ;定时与控制逻辑

2.80C51的片内存储器

在物理上设计成程序存储器和数据存储器两个独立的空间:

(1)内部ROM容量4K字节,范围是:000H~0FFFH

(2)内部RAM容量128字节,范围是:00H~7FH

3.80C51的I/O口及功能单元

(1)四个8位的并行口,即P0~P3。它们均为双向口,既可作为输入,又可作为输出。

每个口各有8条I/O线。

(2)有一个全双工的串行口(利用P3口的两个引脚P3.0和P3.1);

(3)有2个16位的定时/计数器;

(4)有1套完善的中断系统。

4.80C51的特殊功能寄存器(SFR)

内部有SP,DPTR(可分成DPH、DPL两个8位寄存器),PCON,…,IE,IP等21个特殊功能寄存器单元,它们同内部RAM的128个字节统一编址,地址范围是80H~FFH。

增强型单片机的SFR有26个字节单元,所增加的5个单元均与定时/计数器2相关。

二、80C51的时钟与时序

1.80C51的时钟产生方式可分为内部时钟和外部时钟

第二章 80C51单片机的硬件结构

第二章 80C51单片机的硬件结构

§2.2 单片机的内部存储器
§2.2.4 内部程序存储器
二、中断向量表
外部中断0 1 特殊保留单元0000H~002AH。 2 0000H~0002H为启动单元。 3 0003H~002AH被分为5段,每段8个 单元,作为5个中断源地址区。 定时/计数器0 外部中断1 定时/计数器0 串行中断
中断向量表
第二章 80C51单片机的硬件结构
§2.3 单片机的并行输入/输出口电路
§2.3.1 P0口逻辑结构
=0 截 0止 截 浮 止 空 ?
控制=0, 作输出脚?
1
1 0
图 P0口位结构电路逻辑
第二章 80C51单片机的硬件结构
§2.3 单片机的并行输入/输出口电路
§2.3.1 P1口逻辑结构
准双向I/O口 (内置了上拉电阻)
§2.3.1 P1口逻辑结构 输出0时
0 1 0 导 引脚=0 通
图 P1口位结构电路逻辑
第二章 80C51单片机的硬件结构
§2.3 单片机的并行输入/输出口电路
§2.3.1 P1口逻辑结构 输入时 要先对 其写1
1 0 1 截 止
图 P1口位结构电路逻辑
第二章 80C51单片机的硬件结构
§2.3 单片机的并行输入/输出口电路
§2.3.1 P2口逻辑结构
=1 控制=1时, 此脚作高8位地址输 出口: 输出=0时 (请同学分析) 图 P2口位结构电路逻辑 0

第2章80C51的结构和原理

第2章80C51的结构和原理

RD
WR
片外RAM
2019/12/16
17
工作寄存器区(含寄存器组0 ~ 3)
寄存器组0:地址00H~07H 寄存器组1:地址08H~0FH 寄存器组2:地址10H~17H 寄存器组3:地址18H~1FH
当前工作寄存器组选择
PSW寄存器中: CY AC F0
OV - P
RS1RS0
2019/12/16
RETI
RETI
2019/12/16
15
程序存储器中的指令代码及其观察
ROM
0000H 74H 0001H FEH 0002H F5H 0003H A0H 0004H 23H 0005H 01H 0006H 02H
MOV A,#0FEH
MOV P2,A RL A AJMP LOOP
C:表示ROM
2019/12/16
2019/12/16
23
2.4 80C51的并行口
2.4.1 P0、P2口的结构 P0口结构
P0作通用I/O口(当EA=1或“MOV”传送时C=0)
读锁存器
地址/数据 1
控制C
& T1
T1截止, 输出驱动 级工作在 需要外接 上拉电阻 的漏极开 路状态
VCC
输出时
内部总线 写锁存器
D
Q
P0.X
锁存器

80C51单片机内部结构和工作原理

80C51单片机内部结构和工作原理

① RST(Reset)功能:复位信号输入端。
② VPD功能:在Vcc掉电情况下,接备用电源。

RST(9脚): 在系统上电震荡器开始工作时, 在内部加 在此引脚上有一个两个时钟周期的高电平使单 片机复位。但为了使系统复位可靠,建议外加 一个上电复位电路,延长复位的时间。当单片 机掉点时,此引脚可以接入备用电源向单片机 内部的RAM供电,以防止RAM中的数据丢失。
EPROM 4KB 128B+SFR 8×4 FLASH 4KB 128B+SFR 8×4 15
89C2051 FLASH 2KB 128B+SFR 8XC52 8K
256B+SFR 8×6
增强多功 能型
2.1.2 MCS-51单片机的引脚定义 #3
(1)MCS-51单片机有两种封装形式:
a.40脚的双列直插DIP封装;
P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 —— —— —— —— —— —— —— —— RXD:串行口输入端; TXD:串行口输出端; INT0:外部中断0请求输入端; INT1:外部中断1请求输入端; T0:定时/计数器0外部信号输入端; T1:定时/计数器1外部信号输入端; WR:外RAM写选通信号输出端; RD:外RAM读选通信号输出端。
定时/计数器1初值寄存器高8位 定时/计数器1初值寄存器低8位 串行口控制寄存器 串行口数据缓冲器(接收,发送)
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1.封装:80C51系列单片机常用的两种封装为 双列直插式DIP40,方形封装LCC44
2020/9/25
2.80C51系列单片机外部引脚
2020/9/25
3.80C51单片机逻辑符号
2020/9/25
4.80C51系列单片机外部引脚说明
• 重要性:引脚表现出单片机的外部特性或硬 件特性,通过引脚连接和组建系统。
微机控制技术
• 主讲: 张 勤 工学博士 副教授
教材:单片机基础,航空航天大学出版
20ቤተ መጻሕፍቲ ባይዱ0/9/25
第2章 80C51单片机的硬件结构
• 2.1 单片机的概念及系列 • 2.2 80C51单片机内部结构 • 2.3 80C51系列单片机外引脚功能 • 2.4 80C51单片机的内部存储器 • 2.5 80C51单片机的并行I/O口 • 2.6 80C51单片机的时钟与定时 • 2.7 80C51单片机系统的复位
2020/9/25
80C51单片机逻辑符号
2020/9/25
端口线
• P3.7~P3.0:第一功能和其余三个端口的第一 功能相同。第二功能为控制功能。参阅P23, 表2.1
2020/9/25
P3口的第二功能:
实际使用中总是优先选用第二功能,剩下的才作 为口线使用
2020/9/25
3.80C51单片机逻辑符号
。16位存储器,可寻地址64KB 。由DPH + DPL 组成,可分别使用
高位字节(DPH)和低位字节(DPL)
2020/9/25
(5)定时器/计数器:80C51有两个16位的定时 器/计数器。表示为定时/计数器T0,T1。
2020/9/25
2.2 80C51单片机内部结构
运算器
控 制

2020/9/25
• 共有40个引脚,分为端口线(32条),电源 线(2条)和控制线(6条)
• 端口:4个并行I/O端口,每个端口有8条端口 线,用于传送数据或地址。每个端口结构各 不相同,因此功能和用途上的差别也较大。
2020/9/25
80C51单片机逻辑符号
2020/9/25
(1)端口线
• P0.7~P0.0:为P0口专用,P0.7为高位,P0.0 为低位。有两种不同的功能:通用I/O接口和地 址/数据分时复用总线 。 通用I/O接口:输出,输入和端口操作三 种工作方式。
运算器
控 制

2020/9/25
➢输入输出端口(I/O)
1.并行的I/O口:4个8位并行I/O口(P0,P1, P2,P3),实现数据的并行输入输出。
2.一个串行口:实现单片机和其他数据设备之 间的串行数据传送。
2020/9/25
2.2 80C51单片机内部结构
运算器
控 制

2020/9/25
2.3 80C51系列单片机外引脚功能
➢存储器 1.内部数据存储器:80C51芯片256个RAM单元
,其中后128个单元专用寄存器用,用户使用 的只有前128个单元,简称内部“RAM” 2.内部程序存储器:80C51有4KB掩模ROM,存放 程序和原始数据。称为程序存储器,简称“内 部ROM”
2020/9/25
2.2 80C51单片机内部结构
2020/9/25
MCS-51系列单片机分类表
掩模ROM 紫外线可擦除ROM HMOS工艺 低功耗CHMOS
2020/9/25
2.2 80C51单片机内部结构
运算器


PC加1

寄存器
2020/9/25
➢中央处理器CPU
1.运算器 (1) 累加器 A(或ACC):8位寄存器
功能:存放操作数,存放运算结果 工作最繁忙的寄存器 -- 中心交通路口,在指令系 统中有一多半 指令和A有关。
2020/9/25
端口线
• P1.7~P1.0:80C51单片机的P1口只有一种功 能,通用输入/输出接口。对52子系列而言, P1.0和P1.1第二功能为定时器2输入。
• P2.7~P2.0:通用的I/O接口或8位地址总线。 它的第二功能和P0口引脚的第二功能相配合, 用于输出片外存储器的高8位地址。
2020/9/25
(2)电源线
(2) 算术/逻辑部件ALU:对数据进行算术运算和逻辑操 作的执行部件。由加法器和其他逻辑电路(移位电
路和判断电路等)组成。完成算术加、减、乘、除 和逻辑“与”、“或”、“异或”等运算以及循环
移位操作、位操作等功能。
2020/9/25
(3) 程序状态字寄存器PSW:是8位寄存器, 用来存放运算结果的一些特征。 (4) B寄存器:在进行乘法、除法运算时作 为ALU的输入之一,与ACC配合完成运算和并存 放运算结果。 (5) 暂存器:用以暂存进入运算器之前的数 据。
2020/9/25
2.1 单片机的概念及系列
1.单片机的概念 2.MCS-51系列与80C51系列 • MCS-51系列:MCS只是Intel公司专用的,是Inter公司
系列的符号。MCS-51系列单片机典型机包括51和52两 个子系列。 • 80C51系列:MCS-51系列的兼容产品,准确地说是与 MCS-51指令系统兼容的单片机。因而常用80C51系列来 命名所有具有MCS-51指令系统的单片机。对8051都做 了一些补充。 • 80C51系列的单片机包括Inter公司和其他公司的51和 52子系列。内部资源超出52子系列的单片称为新一代 80C51系列单片机
➢ 第一种情况,80C51不带片外存储器时。P0口 作为通用I/O口使用,用于传送CPU的输入/输 出数据。这时输出数据可以得到锁存,不需外 接专用锁存器。输入数据可以得到缓冲,增加 了数据的可靠性
2020/9/25
端口线
➢ 第二种情况:80C51带片外存储器, P0.7~P0.0在CPU访问片外存储器时用于传送 片外存储器的低8位地址。然后传送CPU对片 外存储器的读写数据。
2020/9/25
2.2 80C51单片机内部结构
运算器
控 制 PC加1 器 寄存器
2020/9/25
2.控制器 (1) 程序计数器PC:存放下一条要执行的指令的地址, 16位程序地址寄存器 (2) 堆栈指针SP:“先进后出”原则存取数据的,开机 复位后,单片机栈底地址为07H (3) 指令寄存器IR : (4) 数据指针DPTR :可用于寻址程序存储器或数据存 储单元
相关文档
最新文档