MC51单片机的硬件结构汇编
合集下载
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
第二章MCS-51单片机的硬件结构
2.3 MCS-51引脚功能描述
掩模MOS制造工艺的MCS-51单片机都采用40脚的 双列直插式封装(DIP)方式，CHMOS制造工艺的单片 机80C31/80C51除采用DIP封装外，还采用方形的封 装方式。方形封装的有44个引脚，标有NC的4个引脚 不连线。在40条引脚中有2条专用于主电源，2条外接 晶振，4条控制或与其它电源复用的引脚，32条I/O引 脚。下面分别叙述这40条引脚的功能。 ⒈ 主电源引脚
ALU
PSEN ALE EA RST
定时 指令 及控 寄存 制 器 内部 时钟
PSW
P1驱动器
P1锁存器
P1.0~P1.7
外接晶振
2.只读存储器
用于永久性地存储应用程序。 单片机中大量采用的是掩模式只读存储器MROM 和改写只读存储器EPROM，随着电子技术的发 展，已开始采用电可读写只读存储器EEPROM。
方形封装
P1.4 P1.2 P1.0 VCC P0.1 P0.3 P1.3 P1.1 NC P0.0 P0.2 6 5 4 3 2 1
44 43 42
41 40 38 37 36 35 34 33 32 31
39
P0.4 P0.5 P0.6 P0.7 EA NC ALE PSEN P2.7 P2.6
MCS-51单片机的基本结构（8051）
T0
时钟电路 CPU T0 T1 串行口 64KB总 线扩展 控制器 并行 接口 串行 接口 ROM RAM
T1
定时/计数器
中断控制 INT0 INT1
MCS-51单片机的基本结构（8031）
无ROM T0 时钟电路 CPU T0 T1 串行口 64KB总 线扩展 控制器 并行 接口 串行 接口 RAM T1
第二章 MCS-51系列单片机硬件结构
作用： 控制
协调片内各部分的工作时序逻辑 控制和片外联络的时序逻辑
运算
加法运算 减法运算 乘法运算 除法运算 布尔逻辑运算(与、或、非、异或、移位等)
5
2.4 MCS-51存储器的结构
8051内部ROM ROM：Read Only Memory(只读存储器) 一般用于存放程序和表格等不常改变的数据 常见的ROM种类：
63H
Z Y 62H 61H
63H
62H 61H
栈底
X
60H
59H
栈底
60H
59H 内部RAM
先入后出 后入先出
内部RAM
24
2.4
MCS-51存储器的结构
标准51系列单片机的内部RAM ——特殊功能寄存器SFR
51单片机内部都含有128B的特殊功能寄存器区，其地址为80H—FFH。 但不同的单片机内部特殊功能寄存器的个数是不等的。 这些特殊功能寄存器用于存放单片机中相应功能部件的控制命令、状 态或数据。
0000 0000 0000 0000B ～ 1111 1111 1111 1111B（二进制）
0 0 0 0 H～ F F F F H（十六进制） （十进制） 0 ～ 65535
通常习惯说51系列单片机的ROM寻址范围是64K
PC的值是CPU根据用户程序的运行流程自动装载的，它的值代表单 片机下一条要执行的指令在ROM中的存放位置，用户不能直接对PC 进行操作
第二章
MCS-51系列单片机硬件结构
1
本章主要内容：
2.1 2.2 2.3 2.4 2.5 2.6 MCS-51单片机的硬件结构 MCS-51的引脚 MCS-51的CPU MCS-51存储器的结构 并行I/O端口 时钟电路与时序
协调片内各部分的工作时序逻辑 控制和片外联络的时序逻辑
运算
加法运算 减法运算 乘法运算 除法运算 布尔逻辑运算(与、或、非、异或、移位等)
5
2.4 MCS-51存储器的结构
8051内部ROM ROM：Read Only Memory(只读存储器) 一般用于存放程序和表格等不常改变的数据 常见的ROM种类：
63H
Z Y 62H 61H
63H
62H 61H
栈底
X
60H
59H
栈底
60H
59H 内部RAM
先入后出 后入先出
内部RAM
24
2.4
MCS-51存储器的结构
标准51系列单片机的内部RAM ——特殊功能寄存器SFR
51单片机内部都含有128B的特殊功能寄存器区，其地址为80H—FFH。 但不同的单片机内部特殊功能寄存器的个数是不等的。 这些特殊功能寄存器用于存放单片机中相应功能部件的控制命令、状 态或数据。
0000 0000 0000 0000B ～ 1111 1111 1111 1111B（二进制）
0 0 0 0 H～ F F F F H（十六进制） （十进制） 0 ～ 65535
通常习惯说51系列单片机的ROM寻址范围是64K
PC的值是CPU根据用户程序的运行流程自动装载的，它的值代表单 片机下一条要执行的指令在ROM中的存放位置，用户不能直接对PC 进行操作
第二章
MCS-51系列单片机硬件结构
1
本章主要内容：
2.1 2.2 2.3 2.4 2.5 2.6 MCS-51单片机的硬件结构 MCS-51的引脚 MCS-51的CPU MCS-51存储器的结构 并行I/O端口 时钟电路与时序
MCS51单片机的结构
MCS51单片机的结构MCS-51单片机是Intel公司设计开发的一种高度集成的8位微控制器（microcontroller），主要应用于嵌入式系统中。
它采用了Harvard 架构，包含一个CPU核心、片内存储器、外围接口和定时器/计数器等功能模块。
在本文中，我将详细介绍MCS-51单片机的结构。
MCS-51单片机的结构主要分为以下几个部分：1.中央处理器（CPU）核心：MCS-51单片机的CPU核心采用了8位的数据总线和地址总线，以及一组功能强大的指令集。
该CPU支持多种指令，包括数据传送指令、算术逻辑指令、位操作指令和条件跳转指令等。
它还包括一个累加寄存器和标志寄存器，用于存储操作数和标志位信息。
2.存储器部分：MCS-51单片机包含片内存储器和片外存储器。
片内存储器主要用于存储程序代码和数据，包括ROM（只读存储器）和RAM（随机存储器）。
ROM用于存储程序代码，RAM用于存储数据和临时变量。
片外存储器通过地址线和数据线与单片机连接，可以扩展存储器容量。
3.输入输出（I/O）接口：MCS-51单片机通过多个I/O口与外部世界进行数据交互。
每个I/O 口包含一组引脚，可以用作输入或输出。
这些引脚可以通过配置寄存器来选择其功能。
MCS-51单片机还支持中断输入，可以用于实现外部设备的中断功能。
4.定时器/计数器（Timer/Counter）：MCS-51单片机内置了多个定时器/计数器模块，用于生成精确的时间延迟或测量外部事件的时间间隔。
定时器可以产生周期性的中断信号，用于实现定时任务。
计数器可以计数外部事件的脉冲数量，用于测量时间间隔。
5.串行通信接口：MCS-51单片机内置了一个串行通信接口，可以用于与其他设备进行数据传输。
该接口支持异步串行通信协议，如UART（通用异步收发器）或SPI（串行外围接口）等。
它可以通过配置寄存器来设置通信参数，如波特率和数据格式等。
6.时钟电路：MCS-51单片机需要一个精确的时钟源来驱动内部运算和外设操作。
51单片机汇编语言4-MCS51硬件结构-2
第1章
单片机硬件系统
(2) PC的内容自动加1变为0001H，指向下一个指令字节。 (3) 地址寄存器中的内容0000H通过地址总线送到存储器，
经存储器中的地址译码选中0000H单元。 (4) CPU通过控制总线发出读命令。 (5) 被选中单元的内容74H送内部数据总线，该内容通过 内部数据总线送到单片机内部的指令寄存器。至此，取指令 过程结束，进入执行指令过程。
第1章
单片机硬件系统
MCS-51单片机片内有256B的数据存储器，它分为低
128B的片内RAM区和高128B的特殊功能寄存器区。低128B 的片内RAM又可分为工作寄存器区(00H～1FH)、位寻址区 (20H～2FH)和数据缓冲器(30H～7FH)。累加器A、程序状态 寄存器PSW、堆栈指针SP、数据存储器地址指针DPTR、程 序存储器地址指针PC，均有着特殊的用途和功能。 MCS-51单片机有4个8位的并行I/O口，它们在结构和特 性上基本相同。当需要片外扩展RAM和ROM时，P0口分时 传送低8位地址和8位数据，P2口传送高8位地址，P3口常用 于第二功能，通常情况下只有P1口用作一般的输入/输出引脚。
第1章
单片机硬件系统
图1.15 MCS-51单片机的取指/执行时序 (a) 单片机的机器周期；(b) 单字节单周期指令，如INC A；(c) 双字节单 周期指令，如ADD A，data；(d) 单字节双周期指令，如INC DPTR
第1章
单片机硬件系统
1.5 单片机的工作过程
单片机的工作过程实质上是执行用户编制程序的过程。 一般程序的机器码都已固化到存储器中，例如实训1中的步骤 (3)，因此开机复位后，就可以执行指令。执行指令又是取指 令和执行指令的周而复始的过程。 例如指令MOV A，#56H表示把立即数56H这个值送入A 累加器。该指令对应的机器码是74H、56H，假设它们已存在 0000H开始的单元中。下面我们来说明单片机的工作过程。 接通电源开机后，PC =0000H，取指令过程如下： (1) PC中的0000H 送到片内的地址寄存器。
MC51单片机的硬件结构整理资料
振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
运算器
最终结果
原始数据
输入设备 与程序
数
中间结果/
据
最后结果
存储器 最后
结果
输出设备
程 序
控制器
计算机系统的硬件组成框图
单片机 微机
CPU
w
存储器
DB
AB CB
P0
P0
P1
P1
节拍的信号、时序脉冲等执行此条 命令所需的全部控制P信SW号 。
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机的内部结构
DPTR RAM PC ROM
SP
A TMP B
P0
P0
P1
P1
1、8位寄存器
PSW ALU
P2
P2
运算器最终结果最后结果原始数据与程序最后结果计算机系统的硬件组成框图存储器控制器输出设备输入设备单片机微机dbcpuabcb存储器微机的结构框图单片机计算机80c51单片机的内部结构tmppswspdptrrampcromp1p2p3p0定时中断串口irx1x2psenrstaleeap0p1p2p3alu22中央处理器cpu80c51单片机的内部结构tmppswspdptrrampcromp1p2p3p0定时中断串口irx1x2psenrstaleeap0p1p2p3alu算术逻辑运算部件主要用来完成数据的算术和逻辑运算
RAM ROM 定时计数器
MCS-51单片机的硬件结构
（1）一个8位微处理器CPU。 （ 2 ）数据存储器 RAM 和特殊功能寄存器 SFR 。 （3）内部程序存储器ROM。 （ 4 ）两个定时 / 计数器，用以对外部事件进行 计数，也可用作定时器。 （ 5 ）四个 8 位可编程的 I/O （输入 / 输出）并行 端口，每个端口既可做输入，也可做输出。 （6）一个串行端口，用于数据的串行通信。 （7）中断控制系统。 （8）内部时钟电路。
引 脚 配 置 51 图单 片 机 的
图 2 7
返回本节
MCS-
2.2.2 MCS-51单片机的片外总线结构
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 ALE EA RESET PSEN VSS VCC P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.3 P0.2 P0.1 P0.0 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
2.1.3 MCS-51单片机内部结
2.1.4 输入/输出（I/O）端口结构
返回本章首页
2.1.1 MCS-51单片机的基本组成
时钟源
T0 T1
时钟电路
SFR和RAM
ROM
定时/计数器
CPU
系
统
总
线
并行端口
串行端口
中断系统
P0 P1 P2 P3
TXD RXD
INT0 INT1
图2-1 MCS-51单片机基本结构示意图
MC51单片机的硬件结构整理资料
I/O口
微机的结构框图
单片机 计算机
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
P1
P1
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
80C51单片机的内部结构
DPTR RAM PC ROM
SP
A TMP B
振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
运算器
最终结果
原始数据
输入设备 与程序
数
中间结果/
据
最后结果
存储器 最后
结果
输出设备
程 序
控制器
计算机系统的硬件组成框图
单片机 微机
CPU
w
存储器
DB
AB CB
2.1 MCS-51系列单片机概述
2.1 MCS - 51系列单片机的基本结构
单片机和其他微机一样，也拥有一个中央处理 器（CPU）。
（单片机通过I/O口与外设打交道，单片机的程 序与数据保存在存储器中。）
它通过单片机的内部总线，将单片机内部的各个部分： 程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行 接口、串行接口和中断系统等联系在一起 。
中断
定时
4、PC的P值SE可N 以RS修T A改LE，E一A般程序是
按的顺值,序则执程行序指将令不的再.若按改顺变序89了执C的 行5P。C1单片机的内部结构
微机的结构框图
单片机 计算机
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
P1
P1
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
80C51单片机的内部结构
DPTR RAM PC ROM
SP
A TMP B
振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
运算器
最终结果
原始数据
输入设备 与程序
数
中间结果/
据
最后结果
存储器 最后
结果
输出设备
程 序
控制器
计算机系统的硬件组成框图
单片机 微机
CPU
w
存储器
DB
AB CB
2.1 MCS-51系列单片机概述
2.1 MCS - 51系列单片机的基本结构
单片机和其他微机一样，也拥有一个中央处理 器（CPU）。
（单片机通过I/O口与外设打交道，单片机的程 序与数据保存在存储器中。）
它通过单片机的内部总线，将单片机内部的各个部分： 程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行 接口、串行接口和中断系统等联系在一起 。
中断
定时
4、PC的P值SE可N 以RS修T A改LE，E一A般程序是
按的顺值,序则执程行序指将令不的再.若按改顺变序89了执C的 行5P。C1单片机的内部结构
MCS-51单片机的硬件结构
MCS-51单⽚机的硬件结构MCS-51单⽚机的基本组成MCS-51是Intel公司⽣产的⼀个单⽚机系列的总称.在功能上,该系列单⽚机有基本型和增强型两⼤类,通常以芯⽚型号的末位数字来区别。
末位数字位“1”的型号是基本型，为“2”的信号是增强型。
MCS-51单⽚机的内部结构如图所⽰，基本结构包括：⼀个8位的CPU及⽚内振荡器；4KB掩膜ROM（8051），4KB EPROM（8751），⽆ROM（8031）；128B RAM，21个特殊功能寄存器SFK；4个（P0~P3）8位并⾏I/O接⼝，⼀个可编程全双⼯通⽤异步串⾏接⼝（UART）；具有5个中断源，2个优先级；可寻址64KB 的⽚外ROM和64KB的⽚外RAM；两个16位的定时/计数器;具有位操作功能的布尔处理机及位寻址功能。
MCS-51单⽚机的引脚及其功能MCS-51单⽚机的引脚封装MCS-51单⽚机有普通的HMOS芯⽚和CMOS低功耗芯⽚。
HMOS芯⽚采⽤双列直插封装⽅式，⽽CMOS芯⽚采⽤的封装⽅式有双列直插也有⽅形封装的。
尽管封装的⽅式不同，但是它们的结构完全⼀样。
输⼊/输出接⼝MCS-51单⽚机有4个双向8位I/O接⼝，它们是P0、P1、P2、P3。
在⽆外接存储器时，这4个I/O接⼝均可以作为通⽤I/O接⼝使⽤，CPU既可以对它们进⾏字节操作也可以进⾏位操作。
当外接程序存储器或数据存储器时，P0⼝和P2⼝不再作为通⽤I/O⼝使⽤。
此时，P0⼝传送存储器地址的低8位以及双向的8位数据，P2⼝传送存储器地址的⾼8位。
P0⼝和P2共同组成MCS-51单⽚机的16位地址总线，⽽低8位地址总线与8位双向数据总线分时复⽤。
P0⼝P0⼝有8位，每⼀位由⼀个锁存器、两个三态输⼊缓冲器、控制电路和驱动电路组成。
P0⼝有两种功能，⼀是作为通⽤I/O⼝；⼆是当外接存储器时，作为低8位地址总线和8位双向数据总线。
P0 ⼝作为通⽤I/O ⼝作为通⽤I/O ⼝时，P0 ⼝既可以做输⼊⼝，也可以做输出⼝，并且每⼀位都可以设定为输⼊或输出。
MCS-51单片机的硬件结构
六个具有特殊含义的单元是：
0000H —— 系统复位，PC指向此处；
0003H —— 外部中断0入口
000BH —— T0溢出中断入口 0013H —— 外中断1入口 001BH ——T1溢出中断入口 0023H —— 串口中断入口
2.2 MCS-51单片机的存储器配置
2.2.2 数据存储器 作用：存放程序运行中所需的常数或变量
2.1 MCS-51单片机的组成和内部结构
（2）控制器 控制器是控制单片机的神经中枢，它 包括程序计数器PC、指令寄存器IR、指 令译码ID、数据指针DPTR、堆栈指针SP、 RAM地址寄存器、时钟发生器、定时控 制逻辑等。
2.1 MCS-51单片机的组成和内部结构
（3）位处理器（布尔处理机） MCS－51有一个功能强大的位处理 器，它实际上是一个完整的位处理微计 算机，设有一些特殊的硬件逻辑，如位 处理器的累加器CY。
RST引脚的第二个功能：Vpd，即备用电源的输入端。 当掉电时，可由掉点保护电路将＋5V电源接入RST端，
以保持内部RAM中的数据。
2.4 MCS-51 单片机的引脚
ALE／PROG（30）：地址锁存允许信号端。 PSEN（29）：外部程序存储器读选通信
号，低电平有效。
2.4 MCS-51 单片机的引脚
2.2.1 程序存储器
寻址范围：0000H ~ FFFFH 容量64KB，即地址长度：16位 EA 1 ，寻址内部ROM；
当PC值超过片内ROM容量时会自动转向外部 存储器空间。
EA 0 ，寻址外部ROM。
8031单片机 作
EA 接低电平。
用： 存放程序及程序运行时所需的常数
MCS51单片机的硬件结构
S3 S4 S5 S6 S1
例：MOV A,#09H
3、指令周期 是执行一条指令所需时间. 指令分为：单字节、双字节、三字节指令. 执行一条指令的时间：简单的1个机器周期,复杂的需2个或多
个机器周期.〔单、双字节指令为单机器周期；三字节都是双机器 周期；乘、除为4个机器周期〕
4、指令时序 执行指令,分为取指阶段和执行指令阶段.
2拍P1、P2,一个时钟周期时钟脉冲可表示为：S1P1,…S6P2〕 〔fosc=6MHz时,Tcy=2μs； fosc=12MHz时,Tcy=1μs 〕
一个机器周期
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6
P1 P2
P1 P2
ALE
读操作码 S1 S2
读下一个操作码（丢弃 ） 单字节单周期指令
*输出电路有上拉电阻〔输出不是三态的,为准双向口〕,在输入数据时, 应先向其锁存器写入1,使输出驱动电路的FET截止.
P2口的位结构电路原理图
四、P3端口 字节地址B0H,位地址B0H~B7H. 作用：通用I/O口；第二功能口.
P3口的位结构电路原理图
2.6 时钟电路与时序
时钟电路→产生时钟控制信号→ 控制单片机严格地按照时序执 行指令.
一、P0端口 字节地址80H,位地址80H~87H. 结构：锁存器,输出驱动电路,输入缓冲器 工作过程： *地址/数据线；
*通用I/O口〔输入时,应先向锁存器写入1；输入分有读引脚、读端口； 输出时须外接上拉电阻〕；
读锁存器
地址/数据 控制 &
内部总线 写入
D锁存器Q CP Q
MUX
VCC P0.x
时序：单片机内的各种操作都是在一系列脉冲〔控制信号〕 控制下进行的,而各个脉冲〔控制信号〕在时间上是有先后顺序的, 这种顺序就称为时序.
MCS-51系列单片机的硬件结构
9
பைடு நூலகம்
四、定时器计数器： 定时器计数器： 8031有两个 位的定时器计数器。 有两个16位的定时器计数器 有两个 位的定时器计数器。 五、串行口 8031有一个全双工的串行口。 有一个全双工的串行口。 有一个全双工的串行口 六、中断系统 8031有5个中断源。 有 个中断源 个中断源。 接口， 、 、 、 它们是 七、有四个输入输出(I/O)接口，P0、P1、P2、P3它们是 有四个输入输出 接口 构成计算机系统与外部接口的部件。 构成计算机系统与外部接口的部件。 七部份后面都有章节专门介绍。 四~七部份后面都有章节专门介绍。 七部份后面都有章节专门介绍
3
二、控制器： 控制器： 1.定时控制逻辑： 定时控制逻辑： 定时控制逻辑 （1）时钟 XTAL1 、XTAL2：时钟电路产生计算机工作的统一 ） ： 节拍，计算机的每一步动作都由这个节拍控制。 节拍，计算机的每一步动作都由这个节拍控制。时钟电路的构成见 书上P11页所示。 页所示。 书上 页所示 （2）复位信号 ）复位信号RESET：当RESET引脚保持两个机器周期以上 ： 引脚保持两个机器周期以上 高电平时，单片机内部复位，此时各部份电路均为一个固定的初始 高电平时，单片机内部复位， 状态。复位电路的构成见P29页。复位后各寄存器的初始状态见书 状态。复位电路的构成见 页 上表2-3。 上表 。 （3）地址锁存信号 ALE： ） ： （4）外部存储器选通信号 PSEN： ） ： (5) 内外存储器选择线 EA： ： （6）电源 +5V VCC、接地端 VSS ） 、
(3)30H~7FH字节地址，共80字节，只能字节寻址。 字节地址， 字节， 字节地址 字节 只能字节寻址。 3.片内特殊功能寄存器 片内特殊功能寄存器(SFR) 片内特殊功能寄存器 8031单片机片内 单片机片内SFR共有 个，它们离散地分布在字节地址为 共有21个 单片机片内 共有 80H~FFH之间，见P17页表。每个 之间， 页表。 都有其特殊的用途， 之间 页表 每个SFR都有其特殊的用途，将在后 都有其特殊的用途 续章节中陆续讲到。注意： 续章节中陆续讲到。注意： 之间地址范围有128字节 字节， 只有21个 ★80H~FFH之间地址范围有 字节，而SFR只有 个，其中许 之间地址范围有 只有 空地址无定义，不可操作。 多 空地址无定义，不可操作。 ★SFR中可位寻址的是字节地址可被 除尽的，即地址末位为 或 中可位寻址的是字节地址可被8除尽的 中可位寻址的是字节地址可被 除尽的，即地址末位为0或 8的那些 的那些SFR。 的那些 。 操作时指令中出现的常不是它们的地址而是它们的名字， ★对SFR操作时指令中出现的常不是它们的地址而是它们的名字， 操作时指令中出现的常不是它们的地址而是它们的名字 例如MOV A ,#01H，其中的 就是 就是SFR的名字，其地址是 的名字， 例如 ，其中的A就是 的名字 其地址是E0H。 。 4.片外数据存储器 片外 片外数据存储器(片外 片外数据存储器 片外RAM)： ： 8031片外数据存储器可扩充 片外数据存储器可扩充64K字节，地址范围是 字节， 片外数据存储器可扩充 字节 地址范围是0000H~FFFFH。 。 见存储器总体结构映象图： 见存储器总体结构映象图：
第2章MCS-51单片机硬件结构
RXD（串行输入口）--输入 TXD（串行输出口）--输出 INT0* （外部中断0）--输入 INT1* （外部中断1）--输入 T0（定时器0外部计数输入） T1（定时器1外部计数输入） WR* （外部数据存储器写选通）--输出 RD* （外部数据存储器读选通）--输出
一、P3的引脚作第二功能使用 第二功能信号输出：锁存器预先置“1”，使与非门对
（7）P(PSW.0)奇偶标志位
P=1，A中“1”的个数为奇数
P=0，A中“1”的个数为偶数
2.3.2 控制器 1．程序计数器PC（Program Counter）
存放下一条要执行的指令在程序存储器中的地址。 基本工作方式有以下几种：
（1）程序计数器自动加1 （2）执行有条件转移或无条件转移指令时， PC将 被置入新的数值，从而使程序的流向发生变化。 （3）执行子程序调用或中断调用，完成下列操作： ① PC的现行值保护 ② 将子程序入口地址或中断向量的地址送入PC。
2.3 MCS-51的CPU 由运算器和控制器所构成
2.3.1 运算器 对操作数进行算术、逻辑运算和位操作。
1．算术逻辑运算单元ALU 2．累加器A
使用最频繁的寄存器，可写为Acc。 A的作用： （1）是ALU的输入之一，又是运算结果的存放单元。 （2）数据传送大多都通过累加器A。MCS-51增加了一部 分可以不经过累加器的传送指令，即可加快数据的传 送速度，又减少A的“瓶颈堵塞”现象。 A的进位标志Cy同时又是位处理机的位累加器。
“第二输出功能”信号的输出是畅通的。 第二功能信号输入：在口线引脚的内部增加了一个缓
冲器，输入的信号就从这个缓冲器的输出端取得。 二、P3的引脚作通用I/O使用 通用I/O输出：“第二输出功能”线应保持高电平，与
一、P3的引脚作第二功能使用 第二功能信号输出：锁存器预先置“1”，使与非门对
（7）P(PSW.0)奇偶标志位
P=1，A中“1”的个数为奇数
P=0，A中“1”的个数为偶数
2.3.2 控制器 1．程序计数器PC（Program Counter）
存放下一条要执行的指令在程序存储器中的地址。 基本工作方式有以下几种：
（1）程序计数器自动加1 （2）执行有条件转移或无条件转移指令时， PC将 被置入新的数值，从而使程序的流向发生变化。 （3）执行子程序调用或中断调用，完成下列操作： ① PC的现行值保护 ② 将子程序入口地址或中断向量的地址送入PC。
2.3 MCS-51的CPU 由运算器和控制器所构成
2.3.1 运算器 对操作数进行算术、逻辑运算和位操作。
1．算术逻辑运算单元ALU 2．累加器A
使用最频繁的寄存器，可写为Acc。 A的作用： （1）是ALU的输入之一，又是运算结果的存放单元。 （2）数据传送大多都通过累加器A。MCS-51增加了一部 分可以不经过累加器的传送指令，即可加快数据的传 送速度，又减少A的“瓶颈堵塞”现象。 A的进位标志Cy同时又是位处理机的位累加器。
“第二输出功能”信号的输出是畅通的。 第二功能信号输入：在口线引脚的内部增加了一个缓
冲器，输入的信号就从这个缓冲器的输出端取得。 二、P3的引脚作通用I/O使用 通用I/O输出：“第二输出功能”线应保持高电平，与
第2章-MCS-51系列单片机硬件结构概要
0023H
第2章 MCS-51系列单片机硬件结构
2.3 MCS-51单片机的存储器
二、数据存储器
1、编址与访问 MCS-51单片机片内和片外数据存储器是两个独
立的地址空间，应分别单独编址。片内数据存储器除 用户RAM外，还有特殊功能寄存器。对于51子系列， 前者有128字节，其编址00H～7FH；后者有128B，其 编址80H～FFH。第ຫໍສະໝຸດ 章 MCS-51系列单片机硬件结构
2.1 MCS-51单片机的总体结构
MCS-51系列单片机可分为两大系列：
51子系列主要有8031（片内无ROM），8051 （片内4KB的ROM），8751（4KB的EPROM）内部 用户RAM都是128B三种机型。
52子系列主要有8032（片内无ROM），8052 （片内8KB的ROM），8752（8KB的EPROM）内部 用户RAM都是256B三种机型。
2.3 MCS-51单片机的存储器
2、程序的6特殊入口地址 复位和5个中断源的
程序入口地址在MCS-51 系列单片机是固定的，用 户不能修改，这些入口地 址如表所示。
地址名称
入口地址
复位
0000H
外部中断0
0003H
定时/计数器0中断 000BH
外部中断1
0013H
定时/计数器1
001BH
串行口中断
串行通信
第2章 MCS-51系列单片机硬件结构
2.1 MCS-51单片机的总体结构
二、外部引脚说明
1、电源引脚 2、时钟引脚 3、输入/输出引脚 4、控制引脚 （1）RST/VPD （2）ALE/PROG （3）PSEN （4）EA/VPP
第2章 MCS-51系列单片机硬件结构
第2章MCS-51单片机的硬件结构
• 上电自动复位
单片机原理及应用——自动化系 单片机原理及应用——自动化系
按钮复位电路
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
指令时序：
◆单片机执行任何一条指令时，都可分为取指令阶段和指令执 单片机执行任何一条指令时，都可分为取指令阶段和 取指令阶段 行阶段。 行阶段。 ◆取指令阶段，PC中地址送到程序存储器，并从中取出需要执 取指令阶段，PC中地址送到程序存储器， 中地址送到程序存储器 行指令的操作码和操作数。 行指令的操作码和操作数。 ◆指令执行阶段，对指令操作码进行译码，以产生一系列控制 指令执行阶段，对指令操作码进行译码， 译码 信号完成指令的执行。 信号完成指令的执行。 ◆ALE信号是为地址锁存而定义的，以时钟脉冲1/6的频率出现， ALE信号是为地址锁存而定义的， 时钟脉冲1/6的频率出现， 信号是为地址锁存而定义的 1/6的频率出现 在一个机器周期中，ALE信号两次有效（但要注意， 在一个机器周期中，ALE信号两次有效（但要注意，在执行访 信号两次有效 问外部数据存储器的指令MOVX时 将会丢失一个ALE脉冲） 问外部数据存储器的指令MOVX时，将会丢失一个ALE脉冲） 指令MOVX 丢失一个ALE脉冲
2.5 并行I/O端口
• MCS-51单片机有4个8位的并行I/O口：P0、P1、 P2、P3。 • 每个I/O口都可以作为双向通用的I/O口，共32个 引脚。 • 每个I/O口都由输出锁存器（即特殊功能寄存器P0、 P1、P2、P3）、输出驱动器和数据输入缓冲器 组成。 • 经常用于为扩展外部存储器和I/O接口的外部总线。
单片机原理及应用——自动化系 单片机原理及应用——自动化系
按钮复位电路
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
单片机原理及应用——自动化系 单片机原理及应用——自动化系
指令时序：
◆单片机执行任何一条指令时，都可分为取指令阶段和指令执 单片机执行任何一条指令时，都可分为取指令阶段和 取指令阶段 行阶段。 行阶段。 ◆取指令阶段，PC中地址送到程序存储器，并从中取出需要执 取指令阶段，PC中地址送到程序存储器， 中地址送到程序存储器 行指令的操作码和操作数。 行指令的操作码和操作数。 ◆指令执行阶段，对指令操作码进行译码，以产生一系列控制 指令执行阶段，对指令操作码进行译码， 译码 信号完成指令的执行。 信号完成指令的执行。 ◆ALE信号是为地址锁存而定义的，以时钟脉冲1/6的频率出现， ALE信号是为地址锁存而定义的， 时钟脉冲1/6的频率出现， 信号是为地址锁存而定义的 1/6的频率出现 在一个机器周期中，ALE信号两次有效（但要注意， 在一个机器周期中，ALE信号两次有效（但要注意，在执行访 信号两次有效 问外部数据存储器的指令MOVX时 将会丢失一个ALE脉冲） 问外部数据存储器的指令MOVX时，将会丢失一个ALE脉冲） 指令MOVX 丢失一个ALE脉冲
2.5 并行I/O端口
• MCS-51单片机有4个8位的并行I/O口：P0、P1、 P2、P3。 • 每个I/O口都可以作为双向通用的I/O口，共32个 引脚。 • 每个I/O口都由输出锁存器（即特殊功能寄存器P0、 P1、P2、P3）、输出驱动器和数据输入缓冲器 组成。 • 经常用于为扩展外部存储器和I/O接口的外部总线。
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51单片机的基本硬件结构及原理
MCS-51系列单片机的中断源
MCS-51系列的单片机设有5个中断源， 其中两个用于外部中断，两个用于定时器/ 计数器的中断，还有一个是串行口的中断。 这是一个比较完善的中断系统，拥有两级 优先级的选择，可以用来满足于不同设备 的控制要求。
MCS-51单片机的基本硬件结构及原理
学习要点
• 存储器，堆栈，SFR。 • 单片机引脚认识和功能分析。 • 单片机常用引脚具体分析。 • 单片机程序存储器认识。 • 单片机I/O端口原理分析。
MCS-51单片机的基本硬件结构及原理
片内程序存储器
片内程序存储器有ROM（掩膜型）、 EPROM（红外线擦除式）和EEPROM （电擦除式）等常用形式。
MCS-51单片机硬件结构
1、P0口作为普通I/O口
①输出时
CPU发出控制电平“0”封锁“与”门，将输出上拉场效 0 应管T1截止，同时使多路开关MUX把锁存器与输出
地址/数据 地址/ 控制 VCC
读锁存器
内部总线 写锁存器 读引脚
D Q
T1 P0.n T2 MUX CLK Q
P0口 P0口 引脚
驱动场效应管T2栅极接通。故内部总线与P0口同相。由 于输出驱动级是漏极开路电路，若驱动NMOS或其 它拉流负载时，需要外接上拉电阻。P0的输出级可驱动 8个LSTTL负载。
晶体振荡器M的典型值是11.0592MHz， 电容C1、C2的典型值是15Pf。 。
3. 控制信号引脚 (1) RST/VPD 复位/备用电源输入端。 RST:当输入的信号连续2个机器周期以上高电 平时即为有效，用以完成单片机的复位初始化 操作，当复位后程序计数器PC=0000H，即复 位后将从程序存储器的0000H单元读取第一条 指令码。 VPD:是单片机的备用电源接入端口，当外接电 源下降到下限值时，备用电源由VPD引入，以 保护内部RAM中的信息不会丢失。
4. 并行 口P0～P4端口引脚 并行I/O口 ～ 端口引脚 P0口有二个功能：
1. 地址/数据分时复用功能 当P0口作为地址/数据分时复用总线 时, 可分为两种情况： 一种是从P0口输 出地址或数据,另一种是从P0口输入数据。 在访问片外存储器需从P0输出地址 或数据信号时, 控制信号应为高电平1, 使 转换开关MUX把反向器4的输出端与V1 接通, 同时把与门3打开。
地址/数据 地址/ 控制 VCC
读锁存器 内部总线 写锁存器 读引脚
D Q
T1 P0.n T2 MUX CLK Q
P0口 P0口 引脚
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.单片机如何运行程序？ 单片机和其他微机一样，也拥有一个中央处理 器（CPU）。
（单片机通过I/O口与外设打交道，单片机的程 序与数据保存在存储器中。）
它通过单片机的内部总线，将单片机内部的各个部分： 程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行 接口、串行接口和中断系统等联系在一起 。
输出设备
程 序
控制器
计算机系统的硬件组成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机的结构框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
P1 P1
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
80C51单片机的内部结构
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
P1 P1
P2
P2
P3
P3
XX算 辑 端12接术运至逻 算累辑 。振荡加运AL器算U，部有ALP接件2个I收主D输由要I入R累用端加来和器完串2送成个口来数输的据出一的端个算中，操术其断作和中数逻一； 定时
2、用于存放数据 。 3、具有易失性：芯 片掉电后，其内的
信息消失。 CPU
T0 T1
RAM ROM 定时计数器
振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
返回
CPU
RAM
ROM
1T、0 ROT1M被称为只 读T存0 储器T1。
MC51单片机的硬件结构
硬件电路与工作原理
硬件电路
由该任务引出： 1.单片机如何运行程序？ 2.单片机的软件及数据如何存放？ 3.单片机程序运行的结果如何送给发光二极管？ 4.怎样保证CPU工作 ？ 5.发光二极管为何按一定频率闪烁？
相关知识
2.1 MCS-51系列单片机概述
2.1 MCS - 51系列单片机的基本结构
TXD SBU F
R XD SBU F
IE
IP
中断、串行口和定时器
缓冲器 PC增 1
PC DPT R
P1锁 存 器
P3锁 存 器
由定时和控制部件构成的控制器，包
P 1 驱 动 器 括定时控制逻辑P 3、驱 动指器 令寄存器、指令 译码器、数据地址指针DPTR、程序计
数器PC、堆栈指针SP、RAM地址寄存
P0锁 存 器
P2锁 存 器
4kB ROM
B寄 存 器
T M P1Leabharlann T M P2ACC
SP
程序地址寄 存器
定 时 控 制
指 令 译 码 器
指 令 寄 存 器
O SC
XT AL1
XT AL2
AALLUE PSW
PC运O N 算S C器O N （T MAO DLUT C、O N
专用寄存器） T H 0 T L 0 T H 1 T L 1
P2 P3
在存储器中的某个连续区域.每条
指令都有自己的地址,CPU根据PC
X1 X2
中要3一、的 执 条具指 行 将振荡有令 的 要自地 指 执动址令行ALP加从的. I1D存指功I储令能R器地,从中 址而取.串指出向口将下
中断
定时
4、PC的PS值EN可R以ST修A改LE，E一A 般程序是
按的顺 值序 ,则执程行序指将令不的再.按若顺改变序89了执C的行5。P1C单片机的内部结构
2、用于存放程序。 3定、时具计有数非器易失性： 掉电后其内的信息 依然存在。
振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
返回
运算器
最终结果
原始数据
输入设备 与程序
数
中间结果/
据
最后结果
存储器 最后
结果
P0 P1 P2 P3
返回
IR：用来存放当前正在执行的指令
代码 。 ID：用来对指D令P代TR码进R行A分M析、译PC ROM
码，根据指令译码的结果，输出相 应PL的A：控产制生信出号各。种S操P作电位A、不同TMP B
P0
P0
P1 P1
节拍的信号、时序脉冲等执行此条 命令所需的全部控制P信SW号 。
定时
3加、器由，于故PS所E累N有加R运ST器A算L在E的微E数A8处据0理C都器5要1中通单占过片有累机的内部结构
P 1 .0 ~P 1 .7
器以及16位P 3 地.0 ~ P址3 .7缓冲器等。
T0 T1
RAM ROM 定时计数器 CPU 振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
计算机 微机
1、RAM被称为随机 读写存储器。
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机的内部结构
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
1、8位寄存器
PSW ALU
P3
2、累加器是一个特殊的寄存器，它
XX12的加微字器处长具理振荡和有器微输采ALP处入用I理／累D I器输加R的出器字和结串长移构口相位可同功以，能简中累，化断 某些逻辑运算。
种电信号，从而实现指令的各种功能。
取指令
分析
执行
2.1 MCS - 51系列单片机的基本结构
单片机是一个大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其它辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本结构框图如下：
RAM 地 址 寄存器
128B RAM
另一端接收TMP的第二个操作数。参加运算的操
作 一数方在 面将AL结UP果S中E送N进R至行ST累规A加定LE器的E，操A8同作0时运C将算5操，1单作运结算片果结的束机特后的， 内部结构
征状态送标志寄存器。
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
1、16位寄存器
2址、.程存序放中下的一指条令将是要按执照行P顺的S序W指存令放地ALU
内部总线有三种
数据总线：专门用来传送数据信息 。
地址总线：专门用来传送地址信息，选中各操作单元。
控制总线：专门用来传送CPU各种控制命令，以便CPU 统一指挥协调工作。完成程序所要执行的各种功能。
CPU执行程序一般包括两个主要过程
第一，就是从程序存储器中取出指令，指令的地址由PC 指针提供。
第二，就是执指过程，取出的指令代码首先被送到CPU 中控制器中的指令寄存器，再通过指令译码器译码变成各
（单片机通过I/O口与外设打交道，单片机的程 序与数据保存在存储器中。）
它通过单片机的内部总线，将单片机内部的各个部分： 程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行 接口、串行接口和中断系统等联系在一起 。
输出设备
程 序
控制器
计算机系统的硬件组成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机的结构框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
P1 P1
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
80C51单片机的内部结构
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
P1 P1
P2
P2
P3
P3
XX算 辑 端12接术运至逻 算累辑 。振荡加运AL器算U，部有ALP接件2个I收主D输由要I入R累用端加来和器完串2送成个口来数输的据出一的端个算中，操术其断作和中数逻一； 定时
2、用于存放数据 。 3、具有易失性：芯 片掉电后，其内的
信息消失。 CPU
T0 T1
RAM ROM 定时计数器
振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
返回
CPU
RAM
ROM
1T、0 ROT1M被称为只 读T存0 储器T1。
MC51单片机的硬件结构
硬件电路与工作原理
硬件电路
由该任务引出： 1.单片机如何运行程序？ 2.单片机的软件及数据如何存放？ 3.单片机程序运行的结果如何送给发光二极管？ 4.怎样保证CPU工作 ？ 5.发光二极管为何按一定频率闪烁？
相关知识
2.1 MCS-51系列单片机概述
2.1 MCS - 51系列单片机的基本结构
TXD SBU F
R XD SBU F
IE
IP
中断、串行口和定时器
缓冲器 PC增 1
PC DPT R
P1锁 存 器
P3锁 存 器
由定时和控制部件构成的控制器，包
P 1 驱 动 器 括定时控制逻辑P 3、驱 动指器 令寄存器、指令 译码器、数据地址指针DPTR、程序计
数器PC、堆栈指针SP、RAM地址寄存
P0锁 存 器
P2锁 存 器
4kB ROM
B寄 存 器
T M P1Leabharlann T M P2ACC
SP
程序地址寄 存器
定 时 控 制
指 令 译 码 器
指 令 寄 存 器
O SC
XT AL1
XT AL2
AALLUE PSW
PC运O N 算S C器O N （T MAO DLUT C、O N
专用寄存器） T H 0 T L 0 T H 1 T L 1
P2 P3
在存储器中的某个连续区域.每条
指令都有自己的地址,CPU根据PC
X1 X2
中要3一、的 执 条具指 行 将振荡有令 的 要自地 指 执动址令行ALP加从的. I1D存指功I储令能R器地,从中 址而取.串指出向口将下
中断
定时
4、PC的PS值EN可R以ST修A改LE，E一A 般程序是
按的顺 值序 ,则执程行序指将令不的再.按若顺改变序89了执C的行5。P1C单片机的内部结构
2、用于存放程序。 3定、时具计有数非器易失性： 掉电后其内的信息 依然存在。
振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
返回
运算器
最终结果
原始数据
输入设备 与程序
数
中间结果/
据
最后结果
存储器 最后
结果
P0 P1 P2 P3
返回
IR：用来存放当前正在执行的指令
代码 。 ID：用来对指D令P代TR码进R行A分M析、译PC ROM
码，根据指令译码的结果，输出相 应PL的A：控产制生信出号各。种S操P作电位A、不同TMP B
P0
P0
P1 P1
节拍的信号、时序脉冲等执行此条 命令所需的全部控制P信SW号 。
定时
3加、器由，于故PS所E累N有加R运ST器A算L在E的微E数A8处据0理C都器5要1中通单占过片有累机的内部结构
P 1 .0 ~P 1 .7
器以及16位P 3 地.0 ~ P址3 .7缓冲器等。
T0 T1
RAM ROM 定时计数器 CPU 振荡电路 并行口 串行口 中断系统
X1 X2
P0 P1 P2 P3 TXD RXD INT0 INT1
MCS - 51系列单片机的基本结构图
计算机 微机
1、RAM被称为随机 读写存储器。
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机的内部结构
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
1、8位寄存器
PSW ALU
P3
2、累加器是一个特殊的寄存器，它
XX12的加微字器处长具理振荡和有器微输采ALP处入用I理／累D I器输加R的出器字和结串长移构口相位可同功以，能简中累，化断 某些逻辑运算。
种电信号，从而实现指令的各种功能。
取指令
分析
执行
2.1 MCS - 51系列单片机的基本结构
单片机是一个大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其它辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本结构框图如下：
RAM 地 址 寄存器
128B RAM
另一端接收TMP的第二个操作数。参加运算的操
作 一数方在 面将AL结UP果S中E送N进R至行ST累规A加定LE器的E，操A8同作0时运C将算5操，1单作运结算片果结的束机特后的， 内部结构
征状态送标志寄存器。
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
1、16位寄存器
2址、.程存序放中下的一指条令将是要按执照行P顺的S序W指存令放地ALU
内部总线有三种
数据总线：专门用来传送数据信息 。
地址总线：专门用来传送地址信息，选中各操作单元。
控制总线：专门用来传送CPU各种控制命令，以便CPU 统一指挥协调工作。完成程序所要执行的各种功能。
CPU执行程序一般包括两个主要过程
第一，就是从程序存储器中取出指令，指令的地址由PC 指针提供。
第二，就是执指过程，取出的指令代码首先被送到CPU 中控制器中的指令寄存器，再通过指令译码器译码变成各