MOS的物理机制讲解

MOS的表面能带弯曲
•说明:
qψS ( 表面势能) = ( 半导体内的E i ) – ( 表面处的E i );
V GS 可使表面势ψs 变化( 基本是线性变化关系) ;
Q n(y) 是沟道中的少数载流子面电荷密度.
•半导体的Fermi势ψB和表面状态:
在半导体表面处的载流子浓度决定于表面能带的弯曲程度:
n P0 = n i exp[(E F-E i)/kT] >> n i ;
p P0 = n i exp[(E i-E F)/kT] << n i .
在半导体内的Fermi势能(qψB = E i-E F ) 可用半导体内的参量来表示:
∵半导体内的平衡多子浓度p P0 = n i exp[(E i-E F)/kT] = n i exp(qψB/kT) ≈ N A ,
∴ψB =( E i-E F )/q = (kT/q) ln(N A / n i ).
可见: 在ψs = ψB时, 表面处的多子浓度将小于体内的多子浓度, 而少子浓度将多于体内的少子浓度，即表面呈现为弱反型的表面;
在ψs = 2ψB时, 表面处的多子浓度将远小于体内的多子浓度,而少子浓度将远多于体内的少子浓度，为强反型表面.
理想MOSFET的阈值电压:
•说明:
①MOSFET是“理想”的含义:
在MOS系统中不含有任何电荷状态(除栅电压在半导体表面产生的空间电荷以外, 不考虑表面态电荷和M-S功函数差).
→在栅电压V GS = 0 时, 半导体表面的能带不发生弯曲(平带状态) .
②在讨论V T时忽略了反型层中的电荷:
因为刚达到强反型时, 正好沟道中的电子浓度= p-衬底内的空穴浓度; 而且反型层仅限于表面极薄的一层,其中的电荷Q n, 比耗尽层中的电荷Q B少得多(在刚强反型时, 耗尽层宽度最大). 所以可忽略反型层中的电荷Q n .
MOS的非饱和特性
•说明:
沟道的长度(y方向)为L ;
沟道的宽度(z方向)为Z ;
沟道的厚度(x方向)为X(y) ;
沟道的截面积为A ;
沟道的电子浓度为n .
•理想MOSFET的输出伏安特性计算~
沟道电流I D是沟道中的面电荷密度Q n(y)漂移运动的结果:
I D= Z X q n μn E(y) = Q n(y) Z μn E(y) ,
代入Q n(y)与电压的关系, 并把E(y)用电压来表示为dV(y)/dy, 即有
I D= Z μn C i [V GS - V T - V(y)] dV(y)/dy ,
积分之∫I D dy = Z μn C i ∫[V GS - V T - V(y)] dV(y) ,
[ 积分限: y= 0~L , V= 0~V DS ]
则得到I D= ( Z μn C i / L ) {(V GS - 2ψB - V D/2) V DS－
(2γ/ 3)×[ (V DS+ 2ψB)3/2 - (2ψB)3/2 ] },
I D≈( m Z μn C i / L ) { (V GS - V T ) V DS - V DS2 }
= m β{ (V GS - V T ) V DS - V DS2 } (Sah方程) ,
其中γ≡( 2εε0 q N A )1/2 /C i称为衬偏系数; 对较小的N A , m = 1/2 .
β = Z μn C i / L .
①当V DS 较小时, 有线性特性:
I D= ( Z μn C i / L ) {V GS - 2ψB - [2εε0 q N A(2ψB)]1/2 / C i } V DS
= β (V GS - V T ) V DS∝V DS ,
当V GS= 2ψB - [2εε0 q N A (2ψB)]1/2 / C i ≡V T 时, I D = 0, 即沟道夹断, 这时
的栅电压就是阈值电压(夹断电压) .
线性区的跨导为g m= ( Z μn C i / L ) V DS .
系数( Z μn C i / L ) 称为器件的增益因子(或导电因子).
②饱和区:
由dI D / dV DS= 0 = β[(V GS - V T ) – V DS ] ,
得到饱和电压V DSat = V GS - V T.
把V DSat代入到I D表示式中, 求得饱和电流为
I DSat= (β/2) (V GS - V T ) 2 ∝V GS2 .
可见, 饱和电流与V DS无关, 而与V GS有抛物线关系; 而且饱和电压V DSat随着V GS 的增大而升高.
•长沟道MOSFET的电流饱和机理:
随着V DS的增加, 夹断点逐渐从漏端移向源端(夹断区扩大); 所增加的电压
(V DS - V D sat ) 就降落在夹断区上(使电场↑), 而未夹断的沟道上的电压基本上维
持在V D sat ; 当电子从源端漂移到夹断点时, 就被夹断区中的强电场拉到漏极, 则
漏极电流基本上由未夹断的沟道区(有效沟道长度)决定, 而有效沟道上的电压基本
不变, 故电流饱和(实际上, 由于有效沟道长度随V DS而变, 类似BJT中的Early效应, 所以电流并不完全饱和, g D≠0).
饱和电流与V GS有抛物线关系; 饱和电压与V GS之间有线性关系.
实际mos的VT
•对于实际的MOSFET，需要考虑金属与半导体功函数之差、Si-SiO2系统中电荷的影响。

所以实际MOSFET的阈值电压中将要增加“平带电压”部分。

•平带电压:
由于金属-半导体功函数差φms和Si-SiO2系统中电荷Q f 的影响, 在V G = 0 时半导体表面能带即发生弯曲. 从而需要另外加上一定的电压(平带电压) 才能使能带拉平.
对多晶硅栅电极(通常是高掺杂) , Fermi势为
ψG ≈ ±0.56 V [+用于p型, -用于n型栅].
•对V T的工艺控制问题:
目的是获得所需要的V T值和使V T值稳定.
主要技术是控制Si-SiO2系统中电荷Q f : 其中的固定正电荷(直接影响到V T值的大小) 与表面状态和氧化速度等有关(可达到<1012 cm-2); 而可动电荷(影响到V T值的稳定性) 与Na+ 等的沾污有关. 因此特别需要注意在氧化等高温工艺过程中的清洁度.
•[计算例]
对n-沟的“n+多晶硅-SiO2-Si” MOSFET, 已知N A =1016 cm-3, SiO2厚度d = 250 Å,
Q f / q = 2×1010 cm-2, φms = - 1.08 V. 计算:
①V T = ? ②若要使V T增加到1 V, 要求注入B离子的剂量F B = ?
(假定注入的受主在SiO2-Si界面上形成薄的负电荷层.)
解: 对理想MOS系统, 可求得V T = - ( Q B / C i) + 2ψB = 0.35 + 0.69 =1.04 V,
和C i=εox / d = 3.9×8.85×10-14 / 250×10-8= 1.38 ×10-7 F/cm2.
则实际的MOS系统, 可求得
V T = [ -1.08 - 2×1010×1.6×10-19 / 1.38×10-7 ] + 1.04 = - 0.063 V .
由于注入硼电荷将产生平带电压的变化为q F B / C i , 则阈值电压等于1时有:
1 = ( - 0.063 + q F B ) / 1.38 ×10-7 ,
故F B = (1.38 ×10-7 / 1.6×10-19 ) 1.063 = 9.1×1011 cm-2 .
•实际MOSFET的伏安特性:
⑴非饱和区~ 由线性特性慢慢变成亚线性特性.
⑵饱和区~ 并不饱和(因为夹断以后的有效沟道长度随着V DS的增大而减短, 致使
I D也随着增大; 同时漏区与沟道之间的耦合电容, 使得当V DS增大时将在沟道中
感应出额外的电荷, 致使沟道电导增大, 从而I D也随着增大).
⑶击穿区~ 器件击穿的特点是: 击穿电压低于单个p-n结的击穿电压; V GS越低, 沟道
的厚度X(y)也越小, 则越容易击穿; 击穿电压主要是受到沟道终点处表面附近内外电场的影响(因此, 为了提高V DS, 有必要采取各种p-n结终端技术来减弱表面附近的电场) .
•常用栅极材料的ε值:
SiO2 (3.8) ; Si3N4 (6.4) ; Al2O3 (>7.5) .
→ a) MNOFET (栅绝缘层是50~60nm SiO2 + Si3N4 );
MAOFET (栅绝缘层是50~60nm SiO2 + Al2O3) .
b) MFSFET (栅绝缘层是高ε值的薄膜材料, 如:
PZT [PbZr x Ti1-x O3], SPT [SrBi2Ta2O3],
LAO[鋁酸镧], LAON[镧鋁氧氮]) .
•材料的功函数值:
金属(独立/ 在MOS中) ~
Al (4.1 / 3.2eV), Au (5.0 / 4.1eV), Ni (4.55 / 3.65eV).
半导体(掺杂1014cm-3 和1016 cm-3) (独立/ 在MOS中) ~
n- Si (4.32, 4.20 / 3.42, 3.30eV), p- Si (4.82, 4.49 / 3.92, 4.04eV),
n- GaAs (4.44, 4.31 / 3.54, 3.41eV), p- GaAs (5.14, 5.27 / 4.24, 4.37eV) .
例如, 对Si-SiO2-Al系统: Al的功函数是3.2eV, 与各种掺杂半导体的都不同, 故热平衡时半导体表面的能带将发生弯曲.
•p-沟耗尽型FET的制作技术:
先在n型衬底的表面上作一层薄反型层;
或用Al2O3 / SiO2 复合栅, 利用膜中的负电荷效应.
•表面使沟道载流子迁移率降低的原因:
①V GS 引起的纵向电场E x 把载流子吸到表面→表面散射使迁移率↓;
②V DS 引起的横向电场E y使迁移率与电场有关,甚至速度饱和(在短沟道
的小尺寸MOSFET中重要).
•阈值电压与温度的关系:
∵V T= V FB+ 2ψB - Q B(2ψB) / C i,
则dV T/ dT ≈ { 2 - Q B / ( 2 C iψB)} (dψB / dT ) ;
而ψB= ±( kT / q ) ln( N / n i ), n i∝T3/2 exp[-E g / 2kT] ,
dψB/ dT ≈ ± ( 1 / T ) {│ψB│- E g / 2q };
∴dV T/ dT ≈ ± ( 1 / T ) [ Q B / ( 2 C iψB) - 2 ] ×
×{│ψB│- E g(T=0) / 2q }.
可见: ①在温度升高时, E F趋于E i, 则表面更容易反型, 即V T降低, dV T / dT< 0 ;
②提高衬底掺杂时, E F趋于能带边, 使得E F随着温度的变化范围增大, 从而
V T的温度稳定性差.
[ n沟: N=N A, 取＋; p沟: N=N D, 取－; 而且采用E g / 2kT >> 3/2条件.] •MOSFET的性能与温度的关系:
都可通过S值、迁移率、阈值电压的各种温度关系来进行分析. 例如I D与T的关系为:
⑴在V GS较高时~ ( V GS - V T )比较大, 则V T 影响很小, 从而μ的温度关系使得
d I D < 0 ;
⑵在V GS较低时~ ( V GS - V T )比较小, 则V T 影响大, 使得 d I D > 0 ;
⑶在V GS中等时~ V T 和μ的温度关系都起作用, 使得 d I D≈ 0 . 这时MOSFET的
温度稳定性很好.
•MOSFET的击穿电压:
有D-S击穿和G-S击穿两种. 但因无二次击穿, 故MOSFET的安全工作区比双极型
器件的要大.
•MOSFET的源-漏击穿电压BV DS :
与漏p-n+结的雪崩击穿电压和源-漏穿通电压有关, 由其中的较小者决定.(对短沟道MOSFET, 还往往出现“沟道雪崩击穿”.)
①漏p-n+结的雪崩击穿电压~ 实际上低于单个p-n+结的击穿电压, 常常只有25~40V.
(因为栅电极覆盖在漏区部分的下面附加有额外的电场, 将首先发生击穿; 而且在截止时, V GS 为负, 这更将使击穿电压下降.)
②源-漏势垒穿通电压V PT~ 当源和漏2个耗尽区相连通时, 漏结中的电场即深入到
源结, 则源区的电子可直接被拉入到漏区而形成很大的电流. V PT与衬底掺杂浓度和沟道长度有关( 对短沟道、衬底低掺杂的MOSFET, 工作电压往往受到V PT的
限制) : 根据p-n+结耗尽层宽度= [ 2ε( V bi– V ) / q N A ]1/2= 沟道长度L ,
得到V PT≈ ( q N A / 2ε) L2 .
•MOSFET的源-栅击穿电压BV GS :
由栅SiO2层的耐压来决定. 当SiO2层击穿时, 在击穿点将产生高电流密度( 106 ~ 1010 A/cm2 ) 和高温( 可达到4000 K ), 使器件损坏.
(因为MOSFET的C GS很小, 若有微量的电荷即可产生很强的电场, 从而引起击穿.
故存储和使用MOSFET时要小心.)
①在SiO2层厚度T OX =1000 ~ 2000 Å 时, BV GS = 100 ~ 200 V, 有关系
BV GS = E OX T OX , SiO2层的临界击穿电场E OX = 5×106 ~ 10×1016 V/cm .
②实际上, 因为SiO2的质量差别大, 故在设计T OX时应该留有50%的安全系数.
(例如, T OX =1500 Å 时, BV GS = 75 ~ 150 V .)
•栅跨导g m : 表征栅电压对漏极电流的控制能力, 越大越好.
非饱和区~ ∵I D≈ β{ (V GS - V T ) V DS - V DS2} , β = Z μn C i / L ,
∴g m= βV DS∝V DS . 在电流饱和时, g m达到最大.
饱和区~ ∵I DSat= (β/2) (V GS - V T ) 2 ,
∴g m sat= β( V GS - V T ) ≡g m max∝V GS .
最大g m与S-D电压无关, 而随栅电压线性增大.
上述结论与实际情况的偏离:
㈠V GS的影响: 当V GS高到一定时, g m sat反而下降(是由于强的栅电场使μn
降低所致).
㈡V DS的影响: 当V DS高到一定时, 沟道载流子的漂移速度饱和、迁移率下降, 从而g m降低. (在漂移速度饱和时, 电流I D将降低[1+ μn V DS/( L v s ) ] –1倍;
相应地g m也降低[ 1 + μn V DS/( L v s ) ] –1 倍.)
㈢串联电阻R S和R D的影响:
R S使得加到栅极上的有效栅-源电压降低为V GS’ = V GS– I D R S ,
R S和R D使得加到沟道上的有效漏-源电压降低为V DS’ = V DS– I D (R S + R D);
则非饱和区的有效跨导为g m’ = g m [ 1 + g m R S + g D(R S + R D) ]-1 ,
而饱和区的有效跨导为g m’ = g m [ 1 + g m R S ]-1 ,
其中g D=β( V GS - V T ) 是线性区的漏电导.
提高g m的措施:
㈠结构上增大β: 加大(Z/L) [例如采用LDMOS或VDMOS结构]; 提高μn [例如采用n-MOS结构]; 增大电容C i [例如采用薄栅氧化膜和高介电常数氧化膜].
㈡提高V GS : 要求栅极耐压高, 以提高饱和跨导.
㈢提高V DS : 要求S-D击穿电压高, 以达到饱和状态而获得最大的跨导(g m sat ).
㈣减小串联电阻R S和R D : 降低S和D区的体电阻以及欧姆接触电阻等.
•衬底跨导g mb :
考虑V BS的伏安特性, 可在以下一般MOSFET的伏安特性中, 把ψS= 2ψB 用
2ψB +│V BS│来代替即可.
I D=(Z μn C i / L) { (V GS - 2ψB - V D/2) V DS－(2γ/ 3)×[(V DS+ 2ψB)3/2 - (2ψB)3/2] }.
从而可求得g mb∝[(V DS+ 2ψB +│V BS│)1/2 - (2ψB +│V BS│)1/2 ] .
•漏电导g D: 表征S-D电压对漏极电流的控制能力.
①非饱和区~ g D=β( V GS– V T – V DS ) ∝( – V DS ), g D随V DS的增大而线性减小;
当V DS很小时, 在g D表式中可略去V DS, 即得到线性区的漏电导(正好等于g m sat )
g DL = β( V GS– V T ) .
而MOSFET的导通电阻R on = V DS / I D ](V DS很小) = 1 / [β( V GS– V T )] .
可见:线性区的漏电导正好等于导通电阻R on的倒数; 有g m sat = g DL= 1/ R on.
( 实际MOSFET的导通电阻应该= R on + R S + R D .)
②饱和区~ 理想MOSFET的饱和特性与V DS无关, 则饱和区的漏电导= 0, 动态电阻
为∞ . 但实际上特性并不饱和(沟道长度调制效应和漏区电场静电反馈效应所致), 故动态电阻为有限值.
•“亚阈” 概念~
在V GS≤V T 、但ψS ≈ ψB（即表面为弱反型) 时, 器件仍通过一定的电流~ 亚阈
电流. 该状态具有低压和低功耗优点→逻辑应用很好.
•亚阈电流与栅电压的关系:
①因ψS = V GS – V T , 则I D∝exp( qψS / kT ) ∝exp( q[V GS – V T] / kT ) ;
但在V GS > V T ( 即ψS > 2ψFB ) 时, I D与V GS有线性或平方关系(非亚阈电流).
②在V DS > 3kT/q 时, I D 与V DS的关系不大.
③在实际工作电压范围内, I D 基本上决定于V GS (有指数关系).
•影响S值的有关因素:
①衬底反偏压的影响: 使C D 减小, 则S↓;
②界面陷阱的影响: 将增加一个与C D 并联的陷阱电容, 使S↑；
③温度的影响: T↑使S↑.
因此, 为了提高MOSFET的亚阈区工作速度(减小S), 就应当加上一定的衬偏电压和减小界面陷阱.
•结构设计考虑要点：
①减小沟道长度L, 以提高增益、跨导和改善频率响应;
②减小源和漏的结深r j , 以削弱短沟道效应;
③减小寄生电容等, 以提高f T ;
④增大宽长比Z/L, 以降低导通电阻、增大电流容量和提高饱和区的跨导;
⑤提高电压和电流, 以提高功率.
•HMOS (high-performance MOS) 的优点和缺点:
单注入HMOS的优点~ 用浅注入来控制V T; 等效使源和漏的结深减小, 短沟道效应减弱.
双注入HMOS的优点~ 浅注入层用来控制V T, 深注入层用来防止S-D穿通; 等效使源和漏的结深减小.
缺点~ 使半导体表面势垒电容增加, S值增大, 亚阈特性变差.
•凹沟MOSFET (recessed-channel MOSFET) 的优点和缺点:
优点~ 等效使源和漏的结深减小, 短沟道效应减弱.
缺点~ V T的控制较困难(因为V T主要决定于A和B点处的形状与SiO2层的厚度);
热电子注入到SiO2中的可能性增加.
•Schottky势垒源和漏的MOSFET的优点和缺点:
优点~ 等效使源和漏的结深→0, 短沟道效应很弱; 源和漏接触的高导电性, 使串联电阻降低; 源和漏接触的制作不需要高温退火, 保证了SiO2层的质量不变和几何图形不发生畸变; 对单极性的CdS等半导体, 可用此接触来克服制作p-n结的困难. 缺点~ 为了提高V DS, 要求表面处理工艺高; 对Si-MOSFET而言, 一般只能作成p- 沟MOSFET (因为电极材料常用的是PtSi, 与p-型Si的Schottky势垒高度只有
0.25eV, 与n-型Si的Schottky势垒高度有0.85eV).
•双扩散横向MOSFET (LDMOS) 或双注入MOSFET (DIMOS) 的优点和缺点:
这是功率MOSFET和功率IC的基本结构.
优点~ 沟长L与光刻精度无关(主要决定于杂质扩散精度或多晶硅栅掩蔽注入的精度), 则可控制L到1μm以下; 较高掺杂的p+区把源区和漏区隔开来了, 使S-D 之间不容易穿通, 则耐压提高; 轻掺杂n-区的表面导电很好, 电子容易达到饱和速度; n-区可承受较高的电压, 则提高了击穿电压; 在漏结附近, 击穿电压提高, 而电离倍增和热电子注入效应降低; 电极均在同一表面上, 容易集成.
缺点~ V T的控制较困难(V T主要决定于p+区表面的掺杂浓度); 沟道区是高掺杂区, 表面电容较大, 则S值较大, 亚阈特性较差; 管芯占用面积较大, 频率特性也受到影响.
•绝缘栅双极型晶体管(IGBT) 的优点和缺点:
优点~ p+漏区往沟道注入空穴, 使n-区表面电导调变, 导通电阻降低, 比较好的克
服了LDMOS导通电阻高的缺点; 较宽的n-区可承受很高的电压, 使耐压提高; 若把漏区再加进几个n+层,使漏结对电子的阻挡作用降低,则可进一步减小导通电阻. 缺点~ 因为有两种载流子参与导电, 则器件的工作速度将要受到少数载流子寿命的限制(少子存储使关断时间增长); 存在有寄生晶闸管——MOS栅控的p+npn+四层可控硅结构, 使得最大工作电流受到此寄生晶闸管闭锁效应的限制(可通过
短路发射结来消除).
•垂直导电扩散MOSFET (VDMOSFET) 的优点和缺点:
这也是功率MOSFET的一种基本结构.
优点~ 比LDMOSFET占用的面积小, 相应频率特性也得以改善; L与光刻精度无关, 可使L减短; n-漂移区使S-D不容易穿通, 则耐压提高; 可多个单元并联, 使电流容量增大; 采用六角形分布的图形(HEXFET), 可使沟道宽度增大, 导通电阻降低;
工艺上也与LSI多晶硅技术相容.
缺点~ 从工作原理上, VDMOSFET = MOSFET + JFET, 而n-漂移区相当于JFET 的沟道, 因此n-漂移区的宽度和掺杂浓度对器件性能的影响较大; 因为n-漂移区的电阻率较高(无电导调变), 而且p区下面有的部分未导电, 故导通电阻仍然比较大, 影响输出功率; p-n- 结的耐压以及表面击穿对器件的影响较大.
[注]: 若把漏极的n+区改换为p+区, 则成为垂直导电的IGBT, 有较小的导通电阻; 但是开关速度却有所降低.
•垂直导电V形槽MOSFET ( V V - MOSFET) 的优点和缺点:
优点~ 基本上与VDMOSFET的相同.
缺点~ 导通电阻仍然是比较大(理由相同); V形槽的顶端存在很强的电场, 对器件的基础电压有很大影响; V形槽的腐蚀不容易控制, 而且栅氧化层是曝露的, 容易受到离子沾污, 使阈值电压不稳, 可靠性降低.
[改进的结构]: (着眼于降低导通电阻)
①采用U形槽(为VU-MOSFET) : 电流在n-漂移区的扩展较好, 导通电阻较低,
电流容量大(但仍然在p区下面有部分区域未导电); 而且U形槽的腐蚀也不容易控制, 而且栅氧化层也是曝露的.
②把漏极的n+区改换为p+区, 则成为垂直导电的V形槽或U形槽IGBT, 具有很小的
导通电阻.
[注]：制作V形槽或U形槽的工艺技术~ Si衬底片采用（100）晶面，腐蚀出的沟槽表面为（111）晶面( 两种晶面的夹角为54.74 O C ) .
•埋沟MOSFET的特点:
①在沟道区注入与衬底相反型号的杂质(设注入剂量为N I) 而构成
→ 沟道在体内→ 迁移率μ较高;
②沟道区内有2个耗尽区: 表面耗尽区受栅压控制, 下面的耗尽区受衬偏电压控制,
其间是导电沟道(设沟道中单位面积的电子电荷为Q n);
③多作成耗尽型(也可实现增强型).
小尺寸MOS效应
•[注] 不讨论L< 0.1μm 的MOSFET ~
在L< 0.1μm时, 因载流子的渡越时间和散射持续时间, 都与载流子的平均自由
时间相当, 则问题变得很复杂: 经典输运方程失效; 强电场产生瞬态输运; 衬底较
高掺杂和栅SiO2 层较薄, 导致沟道电子的表面量子化.
•阈值电压的短沟道效应:
* 物理本质~表面沟道下的耗尽层与p-n+结的耗尽层有部分重叠→部分电荷“共享”
→使V T 降低(沟道越短, 共享电荷所占的比例越大, 则V T 降低得越多).
* Poon-Yau模型~
因沟道下梯形耗尽区中的电荷为:
Q B = (沟道下矩形耗尽区中的电荷) －(2个三角形中的电荷)
= q N A d { 1 - ( r / L ) [ ( 1 + 2d / r )1/2 - 1 ] } ,
则V T= V FB+ 2ψB + Q B / C i= …… ;
V T 的降低: ΔV T = - [ q N A d / (C i L) ] · { ( 1 + 2d / r )1/2 - 1 } .
•阈值电压的窄沟道效应:
* 物理本质~ 栅极的“边缘场”使场氧化层下的表面耗尽区的空间电荷有所增加
(产生额外电荷ΔQ ) → V T增大. 栅极宽度Z越小, ΔQ占总空间电荷的比例越大,
NWE的影响越大.
* Jeppson简单模型~ 认为ΔQ是(ξd ) 部分的电荷(ξ= 1.2~1.5), 则
ΔV T = ( q N Aξd2 ) / ( C i Z ) ,
V T= V FB+ 2ψB + q N A d / C i+ ( q N Aξd2 ) / ( C i Z) .
* Akers模型~
对正方形ΔQ = 2 q N A d 2 ,
对三角形ΔQ = q N A d 2 ,
对1/4圆形ΔQ = q N Aπd 2 / 2 ;
V T= V FB+ 2ψB + q N A d ( 1 +ξd / Z ) / C i,
ξ= 2 (正方形), 1 (三角形), π/2 (1/4圆形) .
•DIBL效应:
* 要点~
①L减小、V DS 增加→ 漏与源的耗尽区靠近→ 电力线可从漏穿越到源
→源端势垒降低→从源注入到沟道的电子增加→ I D 增加~ DIBL 效应.
②L越小, DIBL越显著.
③短沟MOSFET工作在阈值电压附近时, DIBL很严重.
④在分析时, 除要考虑电场E y , 还要考虑E x ( V GS 和V BS 的共同作用),
则是一个二维问题.
* DIBL效应的影响~
①使阈值电压V T 降低:
ΔV T = -ηV DS , η称为DIBL系数(亚阈区) .
②限制着小尺寸MOSFET 进一步缩小尺寸: 因为当L很小, I D 增加很大→
器件不能关断( DIBL是限制MOSFET尺寸缩小的一个基本因素).
•空间电荷限制的漂移电流J SP ~
∵d E / dy = - q n / (εε0 ) ,
则J SP = - q n μn E= εε0μn E ( d E / dy ) ,
E= - { 2 J SP y / (εε0μn ) + E0 }1/2≡- dV / dy ,
E0 是源端的电场(可略去) ;
∴J SP= q εε0μn V DS2 / ( 8 L3 ) ∝V DS2 / L3 .
•[注]: x s 是注入深度; W m是表面耗尽层厚度;
D I = (N S-N B) x s 是均匀掺杂时的注入剂量;
对非均匀掺杂时的注入剂量, 需用[N(x)-N B] 的积分来计算.
•几种典型的沟道掺杂情况:
①浅注入(x s<<W m): 认为注入的受主(负电荷)集中在半导体表面→等效于Si-SiO2
界面的正电荷减少q D I→ 平带电压增加q D I / C i, 产生ΔV T = q D I / C i .
②深注入((x s>>W m): 表面反型层和耗尽层都在注入区内→相当于衬底掺杂浓度
提高→ 使V T↑和I D↓, 故一般不用深注入.
③实际上常常是x s≈W m情况: 可把耗尽层分为注入区和非注入区来分析, 使V T↑ .•短沟道MOSFET的速度饱和效应:
经验的速度-电场关系为:
当E y< E C时, v = μn E y / ( 1 + E y / E C) ;
当E y> E C时, v = v s .
( E C 是速度饱和临界电场[对Si约为5×104V/cm].)
计入速度饱和效应, 电流将减小( 1 + V DS / L E C ) 倍:
I D = (Z / 2 L) μn C i(2 V’GS - V DS2 ) ( 1 + V DS / L E C ) -1,
( V’GS 是夹断饱和电压) ;
速度饱和电流( E y(L) = E C 时) 为
I’Dsat = (Z / 2 L) μn C i(2 V’GS - V’Dsat2) ( 1 + V’Dsat / L E C ) -1
= Z v s C i(2 V’GS - V’Dsat ) .
∴速度饱和电压为V’Dsat= ( V’GS L E C ) / ( L E C + V GS’ ) ;
I’Dsat = Z v s C i V’GS2 / ( L E C + V’GS ) .
•MOSFET的饱和机理:
①对长沟器件, L E C >> V’G , 则为夹断饱和: V’Dsat= V’G, I’Dsat ∝V’GS2;
如在沟道未夹断饱和前就已速度饱和, 则失去平方关系.
②对短沟器件, L E C << V’GS ,则为速度饱和: V’Dsat =L E C , I’Dsat = Z v s C i V’GS
( “速度饱和电流= 沟道电荷×饱和速度”, 可忽略电荷沿沟道的变化). •[计算例]
对n沟道-MOSFET, 已知W = 30μm, L = 1 μm, μn = 750 cm2/ V-s,
C i = 1.5×10-7 F/cm2, V T = 1 V . 计算:
①对长沟道器件, 在V GS = 5 V 时的I Dsat = ? g m = ?
②对速度饱和时的器件, I Dsat = ? g m = ?
解: 对长沟道器件有:
I Dsat= ( W μn C i / 2L ) ( V GS - V T )2= 2.7×10-2 = 27 mA ,
g m = ( W μn C i / L ) ( V GS - V T ) = 1.35×10-2 S .
对速度饱和( v s = 9×106 cm/s ) 的情况有:
I Dsat = W v s C i( V GS - V T ) = 1.6×10-2 = 16 mA ,
g m = W v s C i= 4.05×10-3 S .
•短沟道MOSFET的速度饱和区:
该区电场强, 不能用缓变沟道近似. 采用准二维分析给出:
①饱和区输出电阻R0随V DS而增加(但实际上由于热电子效应和DIBL效应, R0 将
有所降低);
②漏端的电场E m 与E C 和V DS有关, 对短沟器件, 易出现E m >> E C 情况:
E m≈ ( V DS - V’Dsat ) / λ,
λ反映了速度饱和区的长度, 与SiO2层厚度d ox 和结深X j 有关, 经验关系为
λ≈ 0.22 d ox1/3X j1/3(对d ox > 15nm );
λ≈ 0.017 d ox1/8X j1/3 L1/5(对d ox < 15nm, L < 0.5μm ).
E m 很强→漏端附近形成热电子, 碰撞电离→产生较大的衬底电流和热电子
注入SiO2层→器件性能变坏.
•热电子效应:
现象~ 漏端高电场→ 热电子→
①碰撞电离→电子进入I D, 空穴流入衬底而形成衬底电流I b →可用I b 来监控沟道热电子和漏区电场的情况;
②电子注入栅SiO2层→形成I G 和引起界面陷阱(使V T变化, g m↓和S↑)
→器件性能退化与I G有关(与较大的I b 无关) .
影响~ ①I b 流过衬底而产生压降→使源-衬底结正偏→形成“源-衬底-漏”(n-p-n) 的寄生晶体管→与原来的MOSFET并联→使短沟器件易发生漏源击穿和I-V曲线回滞; 在CMOS电路中将导致闭锁效应.
②热电子注入栅极将严重影响MOS-LSI的可靠性~ 热电子退化(热电子打断界面
上的Si-H键, 产生界面陷阱→随着H往SiO2中扩散, 界面态密度N it随时间增加, 直到LSI失效) .
•MOSFET性能的热电子退化:
⑴热电子退化的检测:
∵I b = C1 I D exp (- E i / q Eλ) [碰撞电离过程] ,
I G = C2 I D exp (- E b / q Eλ) [越过界面势垒的注入过程] ,
∴( I G / I D ) = C2 ( I b / [ C1 I D ] ) p , p = E b / E i .
故通过检测I b , 可知道MOSFET的性能退化情况.
⑵热电子退化的MOSFET寿命τ :
类似热氧化速率过程, 有N it = C3 { t ( I D / Z ) exp (- E t / q Eλ) }n ,
E t≈ 界面势垒激活能3.2eV + Si-H键离解能0.3eV, n = 0.5~0.75 ;
τ是N it 或ΔV T (∝N it ) 达到某个失效标准时的时间.
选n=2/3, E t / E i =2.9 , 得τ= F ( Z / I D ) ( I b / I D )-2.9(ΔV T )1.5 ;
又根据I b = ( M - 1 ) I D , 有τ∝( Z / I D ) ( M - 1 )- m , m = 2.9 .
•沟道(雪崩)击穿现象:
在短沟道MOSFET中, V DS在沟道中建立起强的电场, 可使沟道中的载流子通过碰
撞电离和雪崩倍增而产生大量的电子-空穴对(在漏端夹断区更明显); 从而导致I D剧
增(对n-沟器件, 倍增出的电子被漏极吸收所致) 而击穿, 并同时产生一部分寄生衬
底电流(空穴被衬底吸收所致).
•沟道雪崩注入效应:
①现象: 在沟道中, 由于漏结雪崩击穿或沟道击穿倍增出的载流子, 若在2次碰撞之
间积累起的能量足以跨越Si-SiO2界面势垒(电子势垒=3.15eV, 空穴势垒=3.8eV),
则这些热载流子就有可能注入到栅氧化层中去(电子注入的几率比空穴要高3个数
量级~ 因为电子与空穴的平均自由程不同).
②p-沟器件的雪崩注入现象要强于n-沟器件: 对p-沟器件, 当漏结雪崩击穿时, 栅电位高于漏电位, 则电场方向由栅氧化层指向半导体表面, 因此对电子注入起促进作用, 而对空穴注入起抑制作用; 对n-沟器件, 电场的方向和作用恰巧相反.
③S-D击穿特性蠕变(Walk-out): 载流子注入到栅氧化层→栅氧化层电荷屏蔽栅电
场而使漏电场减弱→为了使漏电场维持临界击穿电场, 就必须提高漏电压→击穿
电压向更高方向移动(击穿时电流越大, 注入到栅氧化层的电荷越多, 移动就越快). ④重要应用: 制作浮置栅雪崩注入MOS器件, 用于存储器中, 并制成了可擦除、
可编程的只读存储器(EPROM) 等.
•浮置栅雪崩注入MOS器件（FAMOS ) :
结构~ 采用p-MOSFET结构, 只是增加一个多晶硅浮栅; 该浮栅由优质SiO2包围之, 可保存电荷.
工作~ 常态为截止状态(无沟道). 当V DS足够大( 如-30V ) 时, 漏结发生雪崩击穿, 倍增出大量的电子-空穴对; 其中空穴进入衬底, 而部分高能电子可越过势垒注入浮栅; 当浮栅所带的负电荷足够多时, 即使半导体表面反型而形成沟道, 从而使器件导通. 这就是说, 器件开始时是截止的, 发生雪崩注入后才导通.
存储在浮栅中的电子可用紫外光照射来释放(因电子吸收光子后可越过势垒进入SiO2层, 然后再进入衬底而释放).
•叠栅雪崩注入MOS器件(SAMOS) :
结构~ 在FAMOS的浮栅之上的SiO2层表面上, 再加上一个控制栅即构成.
工作~ 常态亦为截止状态(无沟道). 当增大V DS使漏结发生雪崩击穿时,可在控制栅上加正电压以加强电子往浮栅的注入; 则可在较低的V DS电压下, 注入较多的电荷到浮栅中而使器件导通. 因此, SAMOS的工作电压较低.
SAMOS浮栅中的电子, 可通过在控制栅上加较大的偏压迫使它们通过外栅释放出来.
•高介电栅材料(高K材料) 举例：
现在受到较大关注的高k材料是HfO2 和HfAlO, 但仍未付诸实用。

其他有如PZT(PbZr x Ti1-x O3), LAO(鋁酸镧), SBT(SrBi2Ta2O3), LAON(镧鋁氧氮)等.
•互补NeuMOSFET在IC中应用的长处:
可以大大提高集成度, 例如：
3bit A/D转换器~ 用16个NeuMOSFET（原来用174个MOSFET）。

8输入XOR（异或）电路~ 用20个NeuMOSFET（原用2千多个MOSFET）。

•CMOSFET:
①重要性~ 用短沟MOSFET构成的CMOS结构, 是逻辑电路、存储器和微处理器
等LSI中的基本单元.
②工作~ 当输入V in是0或小的正值时, p-管导通, n-管截止(输出高电平); 当V in 是
大的正值(V DD) 时, p-管截止, n-管导通(输出低电平).
③优点~ a) 因在电源V DD和地之间的2个FET, 在任何逻辑状态时总有一个是截止
的→ 稳态电流总是很小的泄漏电流(只有在开关过程中2个FET都处于导通状态时才有明显的电流) → 平均静态功耗很低(mμW数量级).
b) 具有宽的电源电压范围和宽的输出电压幅度(无阈值损失).
c)具有高速度和高密度潜力, 与TTL兼容.
•CMOSFET的工作特性:
①当输入电压处在2个单位增益点之间时, 会放大信号噪声, 引起误差~ 噪声容限小; 故2个单位增益点之间的间隔应越小越好→传输特性最好是接近V T=0.5V DD 曲线.
②一般取V DD > 4 V T , 原因:
a)使CMOS电路速度快(应当V DD >> 2 V T); b)使噪声容限不要太小(V DD 应尽量接
近2 V T ); c)作为CMOS传输门, 为了减小RC时间延迟.
•n- 阱CMOS工艺存在的问题:
有2个寄生晶体管, 构成p-n-p-n反馈回路(SCR) → 可产生闭锁效应使电路失效.
防止措施: 减小各个寄生晶体管的β, 减小衬底和n-阱的电阻(R sub, R well) → 采用
SOI-CMOS工艺.
•RF-CMOS集成电路:
①n-MOSFET的工作频率很高, p-MOSFET的较低~ 对L eff=0.25μm, n-MOST可
达40GHz, p-MOST可达20GHz; 对L eff=0.18μm, n-MOST超过了50GHz, 可与
SiGe技术相比.
②降低RF-MOSFET噪声的措施~ 要求
a) I ds适当, f↓, L g↓; b)减小栅极的寄生电阻(热噪声↓); c)MOST的最优噪声
阻抗= 源端阻抗50Ω(对0.8μm器件, 需要40个10μm长的栅条; 对0.18μm器
件, 只要5个栅条即可).
对于L g=0.15μm的n-MOST, 在2GHz下, F min <1.4dB, 最高功率增益G max达15dB;
相应的p-MOST, F min =2.8dB, G max =13dB.
③如何提高RF-CMOSFET集成电路的频率? ——主要在于提高p-MOSFET的频率:
采用应变Si/SiGe异质结, 提高空穴的迁移率→p-MOSFET的频率与n-MOSFET的
相当.
•CMOSFET的放大性能~ 跨导:
a）栅氧化层厚度：按比例缩小时，为抑制短沟效应，要求栅氧化层厚度与沟道
长度L eff比例地减薄（一般，L eff / d OX = 40~50）→ 电场↑→ μ↓，速度饱和
→跨导g m增加小→ 可增大器件的宽长比来提高g m。

d OX按比例缩小时，C GS随着L eff的减小近似为常数；栅结点的等效电容约为
（2 f F / μm）。

b）跨导电流比：g m / I ds =（V GS－V T）-1；
实际上，g m / I ds还近似与L eff 成反比。

在L eff= 0.8μm时, g m / I ds = 3 V-1; 在L eff= 0.18μm时, g m / I ds = 25 V-1
( 不可能增加到超过BJT的38 V-1 ) .
•SOI-MOSFET的结构：
有正面栅极和背面栅极; 相应有正栅氧化层和背栅氧化层; 根据Si层厚度与表面耗
尽层厚度的相对大小, 有3种类型SOI-MOSFET:
⑴厚膜SOI-MOSFET ~
有源硅膜层较厚, 在正面耗尽层和背面耗尽层之间存在有导电的中性区. 若中性区接地, 则特性几乎与体硅MOSFET的相同; 若中性区浮空, 则S-D之间形成一个。