微机原理09第九章

① 输入选通信号，低电平有效。它由外部设备提供，外设用输入选 通信号将数据锁存于8255A的输入数据缓冲器中。
② 输入缓冲器满信号IBF，高电平有效。当IBF有效时，表示8255A
的缓冲器中有一个数据尚未被CPU读走。外设可使用此信号来决定是 否能送下一个数据。它可以看成是输入选通信号的应答信号。
（3）输入/输出端口A、B、C。8255A包括3个8位输 入输出端口（port）。每个端口都有一个数据输入寄存 器和一个数据输出寄存器，输入时端口有三态缓冲器的 功能，输出时端口有数据锁存器的功能。在实际应用中， C口的8位可分为两个4位端口（方式0下），也可以分为 一个5位端口和一个3位端口（方式2下）来使用。 （4）A组和B组控制电路。控制A、B和C三个端口的 工作方式，A组控制A口和C口的上半部（PC4～PC7），B 组控制B口和C口的下半部（PC0～PC3）的工作方式和输 入输出。A组、B组的命令寄存器还接收按位控制命令， 以实现对C口的按位臵位/复位操作。
3．在并行接口中，8位或16位是同时传输的。
4．并行传送的信息不要求固定的格式，这与串行传送的信息有固定 格式的要求不同。
9.1.2 并行接口的类型
1.从并行接口数据传送的方向看，可分为两种,一是单向传送
（只作为输入口或只作为输出口）,另一种是双向传送（既可作
为输入口，也可作为输出口） 2.从并行接口的电路结构看，并行接口可分为硬接线接口和可编
③ CS ：片选信号，低电平有效。当译码电路往8255A 的 端输出一个低电平时，8255A被选中。只有当 有效 时，读信号 和写信号 才对8255A有效。 ④ RD ：芯片读出信号，低电平有效。 有效时，CPU可 以从8255A 中读取输入数据或状态信息。 ⑤ WR ：芯片写入信号，低电平有效。 有效时，CPU可 以往8255A中写入控制字或输出数据。 ⑥ A1,A0:端口选择信号，8255A有3个数据端口和1个控 制端口，共4个端口。内部有A1,A0为输入的2-4译码电 路，选择对应的端口。
据。信号有效时还使输出缓冲器满信号＝1。
③ 中断请求信号INTR，高电平有效。当外设取走一个数据后，其外 设响应信号信号的上升沿产生有效的INTR信号，该信号用于通知CPU
可以再输出下一个数据。INTR的有效条件为输出缓冲器满信号＝1，
外设响应信号＝1，INTE＝1。 ④ 中断允许状态INTE。8255A内部有一个内部中断触发器，当INTE
（1）A口、C口的高4位、B口以及C口的低4位可分别定义为输入或输
出，各端口互相独立，故共有16种不同的组合。 （2）定义为输出的口均有锁存数据的能力，而定义为输入的口则无 锁存能力。 （3）在方式0下，C口有按位进行臵位和复位的能力。
2．工作方式1
一种选通的输入/输出工作方式。 （1） 三个端口分为两组，即A组和B组。 （2） A组包括8位数据端口A和PC7～PC3五位控制/状态端口，B组为8 位数据端口B和PC2～PC0三位状态控制端口。
例9-2 若要把C口的PC2引脚臵成高电平输出，则命令字应该为00000101B或 05H。 程序段为 MOV DX，303H ；8255A命令口地址 MOV AL，05H ；使PC2＝1的控制字 OUT DX，AL ；送到命令口
9.2.3 8255A的工作方式
方式0
方式1
方式2
1．工作方式0
方式0又称为基本输入/输出方式。
PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3
图9-1 8255A的内部结构及外部引脚图
(1) 数据总线缓冲器。 这是一个三态双向8位缓冲器，
它是8255A与CPU数据总线的接口。所有数据的发送与接收，
D7~D0
RD WR A0 读/写
A组 C口 (高4位)
A1
CS RESET
控制
逻辑
B组 C口 (低4位)
B组 控制
B组 B口 （8位）
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8255A
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
62H
60H 61H 62H 63H
0
1 0 1 × × 1
1
1 × 1 0
1
控制口不能读
63H
9.2.2 8255A的编程
1. 方式控制字 2. 端口C臵位/ 复位控制字
1. 方式控制字
8255A的方式控制字用来选定数据端口的传送方向、工作方式等。 设臵方式控制字的原则是：只设臵使用通道的方式及方向。
为高电平，且输出缓冲器满信号也变高时，产生有效的INTR信号。
INTE由PC6（端口A）或PC2（端口B）的臵位/复位控制。
（2）方式1下A口、B口均为输入
与方式1下两端口均为输出类似，要实现选通输入，同样要利用C口的信 号线。A口使用了C口的PC3、PC4和PC5，B口同样用了PC0、PC1和PC2。
B口指定为方式0，输出，C口下半部指定为输入，则工作 方式命令代码是10110001B或B1H。设8255A控制字寄存器 端口地址为303H。 初始化的程序段为： MOV MOV OUT DX,303H AL,0B1H DX,AL ；8255A命令口地址 ；初始化命令 ；送到命令口
2. 端口C臵位/ 复位控制字
PA7～PA0
8
控制/状态信号端口，PC2～
PC0用于B组。 （3）A口的输入/输出均有 锁存功能。在方式2工作状态
下，A口既可工作于查询方式， WR
又可工作于中断方式。
I/O
图9-6 方式2下的信号定义
方式2下，A口的数据输入 或数据输出均可引起中断。 由图9-6可见，输入或输
≥1 PC3 INTRA
（3）每一个8位数据端口均可设臵为输入/输出方式，且两种工作方
式均可锁存。 （4）控制/状态口除了指示两组数据口的状态及选通信号外，还可用 做I/O口，如PC6和PC7，用位控方式传送。
（1）方式1下A口、B口均为输出方式1输出
方式1输出接口A PA7～PA0 PC7 INTEA & WR PC6 OBFA ACKA INTEB & WR 方式1输出接口B PB7～PB0 PC1 PC2 PC0 OBFB ACKB INTRB
＝0，则禁止中断。B口的INTEB是由PC2控制的。
3．工作方式2
（1）工作方式2只适用于A口，
B口仍按方式0或方式1工作。 （2） A口可工作于双向方式， C口的PC7～PC3位作为A口的
& PC7 PC6 INTE1 & INTE2 PC4 PC5 PC2~0 RD 3 STBA IBFA OBFA ACKA ≥1 PC3 INTRA
8255A引脚功能
8255A内部结构:数据总线缓B组控制电路。
A组 控制 数据 总线 缓冲器 A组 A口 （8位） PA7~PA0 PA3 PA2 PA1 PA0 RD CS PC7~PC4 GND A1 A0 PC7 PC6 PC5 PC3~PC0 PC4 PC3 PC2 PC1 PC0 PB0 PB1 PB7~PB0 PB2
PA7～PA0
& PC7 PC6 INTE1 & WR INTE2 PC4 PC5 PC2~0 RD 3
8
出中断还受到中断允许状
态INTE2和INTE1的影响。 INTE2是由PC4控制的，而
OBFA ACKA
INTE1是由PC6控制的。利
用C口的按位操作，使PC4 或PC6臵位或复位，可以 允许或禁止相应的中断请 求。
程接口。
3.可编程接口可以用软件编程序的方法改变接口的工作方式及功 能，具有广泛的适应性和很高的灵活性。
9.2可编程并行接口8255A
9.2.1 8255A内部结构及引脚功能
9.2.2 8255A的编程
9.2.3 8255A的工作方式
9.2.4 8255A的应用举例
9.2.1 8255A内部结构及引脚功能 8255A内部结构
PC3
PC4,5
INTRA
2
8259 I/O
图9-4 方式1下A、B口为输出的选通信号定义 此时要利用C口的6条线作为选通控制信号线所用到的C口的信号线是 固定不变的，A口使用PC3、PC6和PC7，而B口用PC0、PC1和PC2。
① 输出缓冲器满信号，低电平有效。该信号通知外设，在规定的端
口上已有一个有效数据，外设可以从该端口读走数据。 ② 外设响应信号，低电平有效。有效时表示外设已从该端口取走数
以及CPU发出的命令字和从8255A来的状态信息都是通过该 缓冲器传送的。
(2) 读/写控制逻辑。读/写控制逻辑由读信号 ，写
信号 、片选信号 以及端口选择信号A1A0等组成。读/写 控制逻辑控制了总线的开放、关闭和信息传送的方向，以 便把CPU的控制命令或输出数据送到相应的端口；或把外 设的信息或输入数据从相应的端口送到CPU。
③ 中断请求信号INTR，高电平有效。当输入选通信号＝1时会使内
部中断触发器INTE和IBF均为高电平，从而产生有效的INTR信号，向 CPU提出中断请求。也就是说，当外设将数据锁存于接口中，且又允 许中断请求发生时，就会产生中断请求。 ④ 中断允许信号INTE。在方式1下输入数据时，INTR同样受中断允 许状态INTE的控制。INTE的状态可利用C口的臵位/复位来控制。例 如，用位操作方式使PC4＝1，则A口的INTEA为1，允许中断；使PC4
表9-1 8255A基本操作与端口地址
CS A1 0 0 A0 0 1 0
RD
0 0 0 1 1
WR 1 1 1 0 0 0 0 × 1 1