EDA课程设计之六位数字频率计
六位数显频率计数器
目录一、前言---------------------------------------------------------------------------------------------------------------1.1 课程设计任务----------------------------------------------------------------------------------------------1.2设计目的------------------------------------------------------------------------------------------------二、方案的提出与论证---------------------------------------------------------------------------------------------2.1频率测量的原理和方法---------------------------------------------------------------------------------------三、系统硬件设计---------------------------------------------------------------------------------------------------3.2 A T89C51单片机芯片的功能及其参数-------------------------------------------------------四、系统软件设计---------------------------------------------------------------------------------------------------4.1软件流程图及编写程序 -------------------------------------------------------------------------------------4.2软件减小测量误差的办法 ----------------------------------------------------------------------------------五、实验总结--------------------------------------------------------------------------------------------------------- 附录一：参考文献---------------------------------------------------------------------------------------------------一、前言1.1 课程设计任务本课程设计主要任务是设计一个频率计数器，其主要功能如下：利用AT89C51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行频率计数，计数的频率结果通过6位动态数码管显示出来。
EDA设计 六位频率计的设计 精品
EDA技术课程设计报告六位频率计的设计一概述1.1设计背景及意义技术是以大规模为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计，通过有关的开发软件，自动完成用软件设计的系统到硬件系统的设计，最终形成集成电子系统或专用的一门新技术。
其设计的灵活性使得EDA技术得以快速发展和广泛应用。
在电子领域内，频率是一种最基本的参数，并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。
由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。
因此，频率的测量就显得尤为重要，测频方法的研究越来越受到重视。
频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广，它不仅应用于一般的简单仪器测量，而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。
在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。
在计算机及各种数字仪表中，都得到了广泛的应用。
在CMOS电路系列产品中，数字频率计时量程最大、品种很多的产品，是计算机、通讯设备、音频视频的科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系。
因此，频率的测量就显得更为重要。
本设计设计6位频率计，以触发器和计数器为核心，由信号输入、触发、计数、数据处理和数据显示等功能模块组成。
本次采用QuartusII的宏元件和VHDL 语言设计两种方法来设计6位频率计，提高了测量频率的范围。
1.2设计任务与要求1.21设计任务:采用原理图设计并制作六位十进制频率计，用VHDL语言方法设计并制作六位十六进制频率计。
1.22设计要求:a)参考信号频率为1Hz;b)测量频率范围：六位十进制频率计：1Hz~100kHz；六位十六进制频率计：1Hz~4MHz；c)结果能用数码显示器显示二六位频率计的工作原理2.1频率计的设计框图数字频率计的关键组成部分包括测频控制、、锁存器、译码驱动和显示电路，其原理框图如图1所示。
EDA技术课程设计之六位频率计的设计
目录一概述............................................................................................................................................. - 1 -（一）设计背景及意义 (1)（二）设计任务与要求 (1)二六位频率计的工作原理............................................................................................................. - 1 -三六位频率计的设计与仿真......................................................................................................... - 2 -（一）六位十进制频率计的设计与仿真 (2)（二）六位十六进制频率计的设计与仿真 (5)四调试过程、测试结果及分析 ..................................................................................................... - 8 -（一）六位十进制频率计的测试结果与分析 (8)（二）六位十进制频率计扩展功能的测试结果与分析 (9)（三）六位十六进制频率计的测试结果与分析 (10)五课程设计体会........................................................................................................................... - 11 -六参考文献................................................................................................................................... - 11 -六位频率计的设计一概述（一）设计背景及意义现代电子设计技术的核心已日益趋转向基于计算机的电子设计自动化技术，即EDA（Electronic Design Automation）技术。
EDA报告(数字频率计)
课程设计说明书课程设计名称：EDA技术课程设计题目：学生姓名：专业：学号：指导教师：胡兵日期：2009年 6月 20 日成绩1 前言1.1序言在电子工程，资源勘探，仪器仪表等相关应用中，频率计是工程技术人员必不可少的测量工具。
频率测量也是电子测量技术中最基本最常见的测量之一。
不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。
目前，市场上有各种多功能、高精度、高频率的数字频率计，但价格不菲。
为适应实际工作的需要，本文在简述频率测量的基本原理和方法的基础上，提供一种基于FPGA的数字频率计的设计和实现过程，本方案不但切实可行，而且具有成本低廉、小巧轻便、便于携带等特点。
1.2 设计背景在eda(电子设计自动化)在电子设计中起着越来越重要的作用的时候，我们进行EDA课程设计，以增强我们的动手和综合能力。
我们选择了数字频率计设计这个课题，因为数字频率计的应用范围很广。
数字频率计在测量其他物理量如转速、振动频率等方面也获得广泛应用。
数字频率计的设计方法也有多种，如模拟数字方法，单片机设计，基于fpga用verilog设计方法。
由于Verilog HDL设计有诸多优点，所以我们选择了Verilogs设计方法。
1.3 数字频率计分类国际上数字频率计的分类很多。
按功能分类，因计数式频率计的测量功能很多，用途很广。
所以根据仪器具有的功能，电子计数器有通用和专用之分。
(1)通用型计数器：是一种具有多种测量功能、多种用途的万能计数器。
它可测量频率、周期、多周期平均值、时间间隔、累加计数、计时等；若配上相应插件，就可测相位、电压、电流、功率、电阻等电量；配上适当的传感器，还可进行长度、重量、压力、温度、速度等非电量的测量。
(2)专用计数器：指专门用来测量某种单一功能的计数器。
如频率计数器，只能专门用来测量高频和微波频率；时间计数器，是以测量时间为基础的计数器，其测时分辨力和准确度很高，可达ns数量级；特种计数器，它具有特种功能，如可逆计数器、予置计数器、差值计数器、倒数计数器等，用于工业和白控技术等方面。
eda的频率计课程设计
eda的频率计课程设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；2. 学生能描述频率计的工作原理，了解其主要组成部分；3. 学生能掌握频率计的电路设计方法，并了解其在实际应用中的重要性。
技能目标：1. 学生能运用所学知识，使用EDA软件进行频率计的电路设计；2. 学生能通过实验操作，搭建并调试频率计电路，提高实际动手能力；3. 学生能分析实验数据，解决频率计使用过程中出现的问题。
情感态度价值观目标：1. 学生对电子设计产生兴趣，培养创新意识和实践能力；2. 学生养成合作学习的习惯，提高团队协作能力；3. 学生认识到频率计在科技发展中的重要作用，增强社会责任感和使命感。
分析课程性质、学生特点和教学要求，本课程目标旨在使学生在掌握基本理论知识的基础上，通过实践操作，提高电子设计能力。
课程目标具体、可衡量，以便学生和教师能够清晰地了解课程的预期成果。
后续教学设计和评估将围绕这些具体学习成果展开。
二、教学内容本章节教学内容围绕以下三个方面进行选择和组织：1. 理论知识学习：- 电子设计自动化（EDA）基本概念及发展历程；- 频率计的工作原理及主要组成部分；- 频率计电路设计的基本方法。
教学内容关联课本第3章“电子设计自动化”及第4章“频率计的设计与应用”。
2. 实践操作环节：- 使用EDA软件进行频率计电路设计；- 搭建并调试频率计电路；- 分析实验数据，解决实际问题。
实践操作环节与课本第5章“实验与实训”相结合。
3. 教学大纲安排：- 第一周：学习EDA基本概念、发展历程，了解频率计的工作原理及主要组成部分；- 第二周：学习频率计电路设计方法，进行EDA软件操作训练；- 第三周：分组进行频率计电路设计，搭建和调试电路，分析实验数据。
教学内容具有科学性和系统性，确保学生在掌握理论知识的基础上，通过实践操作提高电子设计能力。
4. 教材章节及内容列举：- 第3章 电子设计自动化：3.1节、3.2节、3.3节；- 第4章 频率计的设计与应用：4.1节、4.2节、4.3节；- 第5章 实验与实训：5.1节、5.2节、5.3节。
eda频率计课程设计
eda频率计课程设计一、课程目标知识目标：1. 让学生理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；2. 学会运用已学的电子元件和电路知识，设计并搭建一个简单的频率计；3. 掌握频率计在电子测量中的应用，了解其重要性和实际意义。
技能目标：1. 培养学生动手操作能力，能正确使用电子仪器和工具进行电路搭建；2. 提高学生问题解决能力，通过团队协作，设计和调试频率计电路；3. 培养学生运用EDA软件进行电路仿真和优化设计的能力。
情感态度价值观目标：1. 培养学生对电子设计的兴趣和热情，激发创新意识；2. 培养学生团队协作精神，学会倾听、沟通、分享和合作；3. 增强学生环保意识，了解电子产品的绿色设计和可持续发展。
分析课程性质、学生特点和教学要求，本课程将目标分解为以下具体学习成果：1. 学生能独立完成频率计电路的设计和搭建；2. 学生能运用EDA软件进行电路仿真，优化设计方案；3. 学生在团队协作中，发挥个人特长，共同解决问题；4. 学生通过课程学习，增强对电子设计领域的认识和兴趣，培养良好的情感态度价值观。
二、教学内容根据课程目标，教学内容主要包括以下几部分：1. EDA基本概念与频率计原理- 介绍EDA的基本概念、作用及其在电子设计中的应用；- 讲解频率计的工作原理、分类及其在电子测量中的重要性。
2. 电子元件与电路知识- 复习已学的电子元件（如电阻、电容、二极管、晶体管等）及其特性；- 梳理相关电路知识（如放大电路、滤波电路等）在频率计设计中的应用。
3. 频率计设计与搭建- 分析频率计电路的设计方法，引导学生运用所学知识进行设计；- 实践操作，指导学生正确搭建频率计电路，并进行调试。
4. EDA软件应用与电路仿真- 介绍EDA软件的基本功能，教授学生如何进行电路仿真和优化设计；- 指导学生运用EDA软件完成频率计电路的仿真，提高设计效率。
5. 团队协作与问题解决- 培养学生团队协作能力，分工合作完成频率计设计任务；- 引导学生学会分析问题、解决问题，提高实际操作能力。
eda课程设计 6位频率计
《 E D A 频率计》课程设计报告专业：班级：姓名：指导教师：年月日目录一、课程设计目的 (2)二、课程设计题目描述和要求 (2)三、课程设计报告内容 (2)四、总结 (8)附录 (9)参考书目 (10)引言在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更加重要。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL 等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
一、课程设计目的熟悉各种软件如Quartus II 6.0的使用；通过EDA的试验设计，加深我们对FPGA的了解；熟悉FPGA的工作原理和试验环境，知道FPGA的开发流程；通过设计小型试验项目学会仿真和硬件测试的基本方法。
二、课程设计题目描述和要求2.1、课程设计题目描述1)设计一个能测量方波信号的频率的频率计。
2)测量的频率范围是1 999999Hz。
3)结果用十进制数显示。
4)按要求写好设计报告。
2.1、课程设计要求1)脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为，f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。
所以，在1秒时间内计数器所记录的结果，就是被测信号的频率。
2)被测频率信号取自实验箱晶体振荡器输出信号，加到主控门的输入端。
3)再取晶体振荡器的另一标准频率信号，经分频后产生各种时基脉冲：1ms，10ms，0.1s，1s等，时基信号的选择可以控制，即量程可以改变。
4)时基信号经控制电路产生闸门信号至主控门，只有在闸门信号采样期间内(时基信号的一个周期)，输入信号才通过主控门。
5)f=N/T，改变时基信号的周期T，即可得到不同的测频范围。
6)当主控门关闭时，计数器停止计数，显示器显示记录结果，此时控制电路输出一个置零信号，将计数器和所有触发器复位，为新的一次采样做好准备。
eda课程设计数字频率计
eda课程设计 数字频率计一、课程目标知识目标：1. 学生能够理解并掌握数字频率计的基本原理，包括频率的概念、测量方法及其在电子工程中的应用。
2. 学生能够运用所学知识，分析并识别EDA（电子设计自动化）软件中与数字频率计相关的元件和模块。
3. 学生能够运用电子元件搭建简单的数字频率计电路，并描述其工作过程。
技能目标：1. 学生能够运用EDA软件进行数字频率计电路的设计、仿真和调试，具备实际操作能力。
2. 学生能够通过小组合作，解决在数字频率计设计过程中遇到的技术问题，提高团队协作和问题解决能力。
情感态度价值观目标：1. 学生能够认识到数字频率计在电子工程领域的重要性和实际应用价值，激发对电子工程的兴趣和热情。
2. 学生在课程学习中，培养严谨的科学态度，注重实验数据的真实性和准确性。
3. 学生通过小组合作，学会尊重他人意见，培养良好的沟通能力和团队精神。
本课程针对高中年级学生，结合电子工程学科特点，强调理论与实践相结合，注重培养学生的动手操作能力和实际应用能力。
课程目标具体、可衡量，旨在帮助学生和教师在课程结束后，能够清晰地了解学生在知识、技能和情感态度价值观方面的预期成果。
同时，将课程目标分解为具体的学习成果，便于后续的教学设计和评估。
二、教学内容本章节教学内容依据课程目标，紧密围绕数字频率计的设计与实现，确保内容的科学性和系统性。
具体教学内容如下：1. 理论知识学习：- 频率概念及其测量方法- 数字频率计的原理与分类- EDA软件的基本操作与使用方法2. 实践操作环节：- 数字频率计电路设计原理- EDA软件中数字频率计电路搭建与仿真- 实际电路搭建与调试3. 教学大纲安排：- 第一课时：介绍频率概念、测量方法及数字频率计的原理与分类，让学生了解课程背景和目标。
- 第二课时：讲解EDA软件的基本操作与使用方法，引导学生学习并掌握软件应用。
- 第三课时：分析数字频率计电路设计原理，指导学生进行电路设计和仿真。
eda数字频率计课程设计
eda数字频率计课程设计一、课程目标知识目标：1. 让学生理解数字频率计的基本原理，掌握EDA工具的使用方法；2. 使学生掌握数字频率计的电路设计，包括计数器、时钟分频器等关键部分；3. 让学生掌握数字频率计的仿真与调试方法，了解其在实际应用中的限制和改进措施。
技能目标：1. 培养学生运用EDA工具进行数字电路设计和仿真的能力；2. 培养学生独立分析问题、解决问题的能力，能够根据实际需求调整和优化数字频率计的设计；3. 培养学生团队合作意识，提高沟通与协作能力。
情感态度价值观目标：1. 激发学生对电子设计的兴趣，培养创新意识和探索精神；2. 培养学生严谨的科学态度，注重实验数据的真实性，遵循实验操作规范；3. 引导学生关注我国电子产业的发展，增强民族自豪感和使命感。
课程性质：本课程为实践性较强的电子设计课程，旨在通过数字频率计的设计与实现，让学生掌握电子设计的基本方法和技能。
学生特点：学生已具备一定的电子基础知识，具有较强的学习能力和动手能力，但对EDA工具的使用和数字电路设计尚较陌生。
教学要求：教师需结合学生特点，注重理论与实践相结合，引导学生主动参与课堂讨论和实践活动，培养其独立思考和解决问题的能力。
通过课程学习，使学生能够达到预定的学习成果，为后续相关课程的学习打下坚实基础。
二、教学内容根据课程目标，本章节教学内容主要包括以下几部分：1. 数字频率计原理介绍：使学生了解数字频率计的工作原理，掌握频率测量的基本方法。
- 相关教材章节：第五章“数字频率计”- 内容列举：频率计的基本原理、计数器原理、时钟分频器原理等。
2. EDA工具使用：培养学生运用EDA工具进行电路设计与仿真的能力。
- 相关教材章节：第三章“EDA工具的使用”- 内容列举：EDA工具的基本操作、原理图绘制、电路仿真等。
3. 数字频率计电路设计：使学生掌握数字频率计的电路设计方法，包括计数器、时钟分频器等关键部分。
- 相关教材章节：第四章“数字电路设计”- 内容列举：计数器设计、时钟分频器设计、数字频率计整体电路设计等。
6位数显频率计数器
1 绪论1.1 数字频率计数器的背景及意义在现代社会中，随着电子工业的发展，能够精确测量各种设备仪器中电路的频率、电压、电流等参数已越来越重要。
而传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。
正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。
在生产制造企业中，频率计被广泛的应用在生产线的生产测试中。
频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。
在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。
在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
我所设计的六位数显频率计数器，是基于ATMEL公司的AT89S51单片机，通过其T0与T1的定时与计数功能，来测量输入信号的频率，并通过六位动态数码管显示出来，并且尽可能使用最少的元器件，在满足性能要求的前提下，尽量节省成本，以期最大的性价比。
1.2设计目标与要求(1) 基于AT89S51单片机，设计一个精确测量输入信号频率的频率计数器(2)能够精确测量频率范围在0Hz—250kHz之间的输入信号(3) 测量误差不超过±1Hz(4) 使用六位数码管显示测量结果(5) 在满足性能的前提下，尽可能使用最少的、最廉价的元器件2设计原理及总体方案2.1频率计的基本原理频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。
闸门时间也可以大于或小于一秒。
闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。
闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。
EDA课程设计—数字频率计
EDA课程设计—数字频率计设置范围开关L=0以单位显示y，当L=0时，范围为0 ~ 999赫兹。
y 以红色显示，即单位为赫兹。
当L=1时，为1 ~ 999千赫，y显示为绿色，单位为千赫。
2.6扫描显示模块扫描显示电路:功能描述:该部分由74160和4个74151组成，用于控制显示器的旋转开关当扫描频率超过200赫兹时，就超出了人眼的识别惯性范围，也就是说，显示器上可以显示稳定的数字。
2.7超出范围的显示电路图:功能描述:7448的输出端abcdef和报警器的输出端取非反相，重新连接到实验箱g与报警器或的输出端相连，然后与实验箱相连。
这样，当超出测量范围时，可以显示“-”。
2.8分频模块分频电路:功能描述:从74160级联到366计数器进位端，366计数器进位端连接到74161时钟信号端，通过分频得到周期为2S的时钟信号，进位端是报警电路时钟信号的控制端3，设计结论在设计过程中产生1s时钟信号时，理解误差与实验盒不一致经过改进，达到了实验要求。
当设计超出范围时，显示器的显像管-，不用思考通过老师的解释，找到解决办法。
EDA课程设计是一个非常实用和全面的实验。
仅仅通过参加大学课程学习专业知识是不够的。
通过本课程设计，我们可以了解数字电子技术的实用性和我们对通信的理解。
我们可以简单地理解在未来的学习和工作中会接触到的几个方面。
数字电子技术涉及面广，我们不应该对自己的专业知识一无所知。
直到设计结束，我们对这个设计一无所知。
我们在图书馆里查找信息，在网上搜索信息，最后确定了计划，并把它分成几个主要模块。
从模块的设计和运行，到电路的连接和调试，到仿真结果的出现，我们经过了各方面的讨论和深入研究，最终得到了结果。
整个过程使我们对数字频率计有了更深的理解，培养了我们学习、思考和实践的能力。
我们最大的成就是学会如何系统地解决实际问题以及如何使用模块的思想。
整个电路设计过程中最成功的部分是将整个电路分成不同的模块来实现它们相应的不同功能，然后逐级连接各个模块来实现数字频率计的集成电路，最后将集成电路连接到实验箱来实现数字频率计的功能在这个过程中，我们对从分立元件到中等规模集成电路，再到大规模集成电路的合成过程有了更深的理解。
6位数字显示频率计数器电路及51单片机源程序
6位数字显示频率计数器电路及51单片机源程序1.频率计算器功能利用AT89S51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行频率计数，计数的频率结果通过8位动态数码管显示出来。
要求能够对0－250KHZ的信号频率进行准确计数，计数误差不超过±1HZ。
2．电路原理图3．程序设计内容（1）．定时/计数器T0和T1的工作方式设置，由图可知，T0是工作在计数状态下，对输入的频率信号进行计数，但对工作在计数状态下的T0，最大计数值为fOSC/24，由于fOSC＝12MHz，因此：T0的最大计数频率为250KHz。
对于频率的概念就是在一秒只数脉冲的个数，即为频率值。
所以T1工作在定时状态下，每定时1秒中到，就停止T0的计数，而从T0的计数单元中读取计数的数值，然后进行数据处理。
送到数码管显示出来。
（2）．T1工作在定时状态下，最大定时时间为65ms，达不到1秒的定时，所以采用定时50ms，共定时20次，即可完成1秒的定时功能。
5．C语言源程序#include <AT89X51.h>unsigned CHAR code dispbit[]={0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f}; unsigned CHAR code dispcode[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07, 0x7f,0x6f,0x00,0x40};unsigned CHAR dispbuf[8]={0,0,0,0,0,0,10,10};unsigned CHAR temp[8];unsigned CHAR dispcount;unsigned CHAR T0count;unsigned CHAR timecount;bit flag;unsigned long x;void main(void){unsigned CHAR i;TMOD=0x15;TH0=0;TL0=0;TH1=(6553*000)/256;TL1=(6553*000)%6;TR1=1;TR0=1;ET0=1;ET1=1;{if(flag==1){flag=0;x=T0count*65536+TH0*256+TL0; for(i=0;i<8;i++){temp[i]=0;}i=0;while(x/10){temp[i]=x;x=x/10;i++;}temp[i]=x;for(i=0;i<6;i++){dispbuf[i]=temp[i];}timecount=0;TL0=0;TR0=1;}}}void t0(void) interrupt 1 using 0 {T0count++;}void t1(void) interrupt 3 using 0 {TH1=(6553*000)/256;TL1=(6553*000)%6;timecount++;if(timecount==250){TR0=0;timecount=0;flag=1;}P0=dispcode[dispbuf[dispcount]]; P2=dispbit[dispcount];if(dispcount==8){dispcount=0;}51单片机系列教程十二：可预置可逆4位计数器一、实验任务利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用二进制形式表示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关。
6位数字频率计
数字频率计目录一、设计任务书二、设计框图及整体概述三、各单元电路的设计方案及原理说明四、结果分析五、体会和总结附录一、电路设计总图附录二、50MHz变成2Hz的模块VHDL语言源程序附录三、FPGA实验开发板EP2C5T144C8芯片管脚锁定表第页一、设计任务书设计一个6位数字频率计，测量范围为000000~999999；应用QuartusII_7.2以自底向上层次化设计的方式设计电路原理图；应用FPGA实验开发板下载设计文件，实现电路的功能。
二、设计框图及整体概述1.设计框图2、主要芯片及作用T触发器：将2HZ的频率翻转成1HZ。
74192：1个74HC192能实现0~9的计数功能，6个74HC192可以连成0~999999的计数。
74374：是8位的锁存器，可以选用3个来设计24位的锁存器。
74374将计数器输出的测量数据暂时储存起来，并提供给数码管显示。
7448：是BCD—7段译码器，用来显示测量结果。
3、设计原理说明数字频率计是专门用于测量交流信号周期变化速度的一种仪器，频率的定义是每秒时间内交流信号（电压或电流）发生周期性变化的次数。
因此频率计的任务就是要在1秒钟时间内数出交流信号从低电平到高电平变化的次数，并将测得的数据通过数码管显示出来。
50MHz 时钟信号通过模块VHDL 语言源程序变成2Hz 的时钟信号，通过T 触发器将2HZ 翻转成1HZ ，1HZ 经过分频产生3个电平信号，1秒脉宽的高电平提供给计数器工作；1秒脉宽的高电平提供给锁存器工作；0.5秒脉宽的高电平用于计数器清零。
有了这三个电平信号，就可以用6片74192工作来计数000000~999999，74374用来锁存计数器输出的测量数据，再用7448译码器来显示出来。
三、各单元电路的设计方案及原理说明 1. 时钟分频模块VCCclk_50mINPUT clk_1hzOUTPUTclk1clkfenpininstPRNCLRN TQTFFinst2VCC时钟分频原理图原理：50MHz 时钟信号通过模块VHDL 语言源程序变成2Hz 的时钟信号。
EDA课程设计——数字频率计的设计
《电子设计自动化（EDA）技术》课程设计报告书题目: 数字频率计的VHDL设计姓名：院系：专业：学号：指导教师：完成时间: 年月日课程设计题目、内容、要求目录1 课程设计题目、内容与要求……………………………………1.1 设计内容……………………………………………………1.2 具体要求……………………………………………………2 系统设计…………………………………………………………2.1 设计思路……………………………………………………2.2 系统原理与设计说明3 系统实现…………………………………………………………4 系统仿真…………………………………………………………5 硬件验证（操作）说明…………………………………………6 总结……………………………………………………………7 参考书目………………………………………………………1 课程设计题目、内容与要求1.1课程设计的题目：数字频率计设计1.2课程设计内容：（1）设计一个能测量方波信号的频率计；（2）测量范围是0-999999Hz；（3）结果用十进制数显示。
2 系统设计2.1设计思路：2.1.1 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量方波信号及其他各种单位时间内变化的物理量。
本数字频率计采用自顶向下的设计思想，通过闸门提供的1s闸门时间对被测信号进行计数及测出的被测信号的频率，测出的频率再通过译码器译码后输出给显示器显示。
根据系统设计的要求，数字频率计的电路原理框图如下：2.2 系统原理与设计说明系统各个模块的功能如下：2．2．1标准时钟发生电路模块借用实验板上标准时钟发生电路，为计数闸门控制电路提供一个标准8Hz信号。
2．2．2 计数器闸门控制电路模块计数器闸门控制电路就是产生三个控制信号，即计数器复位信号、4位十进制计数器允许计数信号、锁存信号。
2.2.3锁存电路模块锁存电路就是为了让LED数码管在信号来临之前保持计数值不变。
EDA课程设计--数字频率计
EDA《数字频率计》课程设计报告专业：电子信息工程（自动化方向）班级：姓名：学号：指导教师：年月日目录一、EDA课程设计要求 -------------------------------- 2二、优点及用途------------------------------------- 3三、原理图、VHDL语言程序及仿真波形--------------------- 3四、总结 -------------------------------------------五、参考书 ------------------------------------------一EDA课程设计要求1)课程设计题：数字频率计2)任务及要求1、设计一个能测量方波信号的频率的频率计。
2、测量的频率范围是0 999999Hz。
3、结果用十进制数显示。
4、按要求写好设计报告（设计报告内容包括：引言，方案设计与论证，总体设计，各模块设计，调试与数据分析，总结）。
3)教学提示1、脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为，f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。
所以，在1秒时间内计数器所记录的结果，就是被测信号的频率。
2、被测频率信号取自实验箱晶体振荡器输出信号，加到主控门的输入端。
3、再取晶体振荡器的另一标准频率信号，经分频后产生各种时基脉冲：1ms，10ms，0.1s，1s等，时基信号的选择可以控制，即量程可以改变。
4、时基信号经控制电路产生闸门信号至主控门，只有在闸门信号采样期间内(时基信号的一个周期)，输入信号才通过主控门。
5f=N/T，改变时基信号的周期T，即可得到不同的测频范围。
5、当主控门关闭时，计数器停止计数，显示器显示记录结果，此时控制电路输出一个置零信号，将计数器和所有触发器复位，为新的一次采样做好准备。
6、改变量程时，小数点能自动移位。
4)设计报告要求1、说明设计作品的功能、特点、应用范围；2、方案对比，确定方案。
【VIP专享】EDA课程设计—数字频率计
燕山大学EDA课程设计报告书题目：数字频率计姓名：班级：成绩：一、设计题目及要求设计题目：数字频率计设计要求：1、输入为矩形脉冲，频率范围0~999KHZ；2、用3位数码管显示，只显示最后结果，不要将计数过程显示出来；3、单位为HZ和KHZ两档，自动切换，要有档位指示；4、超出测量范围，显示3条短线“---”，且发出间隔为1秒的蜂鸣报警。
二、设计过程及内容脉冲信号频率就是在单位时间内所产生的脉冲个数，表达式f=N/T，f为被测信号的频率；N为计数器所累计的脉冲个数；T为产生N个脉冲的时间，所以在1S时间内计数器所记录的结果，就是被测信号的频率。
此设计问题可分为分频器模块，计数器模块，报警电路模块，数据选择器模块，锁存器模块，档位模块和扫描显示模块。
1、总体电路图2、各部分电路图及功能说明2.1计数器模块计数器及报警电路输出电路：功能说明:本块电路使用了七个74160十进制计数器。
其中从左起的前六块74160为计数功能，最后一块提供报警的信号输出。
在作为计数器的六块74160计数器中，从左起的前三块实现的是0~999Hz的计数及数据输出。
如果超出该范围后三块74160计数器会有高电平输出，然后用后三块12个数据输出端的或门组合形成档位控制信号。
当高位输出超出量程时，最后一块74160计数器会有高电平输出，然后用其输出端或门实现报警的功能。
2.2数据选择器模块功能说明:My74157q是总线的数据选择器当SEL=0时，选择A总线输入即高三位。
当SEL=1时B总线输入即低三位。
SEL由档位中的Hz输出端控制。
数据选择器电路：2.3锁存器模块功能说明：本电路用两个74273，上一数据选择电路的数据从D1~D12输入到74273中存储。
当有CLK脉冲时，数据从Q1~Q12输出。
其中CLK 接1S的时钟信号加非门输出端。
实现了数据的保存和输出。
2.4报警电路模块报警电路：功能说明：此电路用的是一个D触发器，输入端接的是计数器的最后一块儿74160的输出端alertH,时钟信号的周期为1s。
6位频率计课程设计
6位频率计课程设计一、教学目标本课程的教学目标是使学生掌握6位频率计的基本原理、结构和应用，具备分析和解决相关问题的能力。
具体目标如下：1.知识目标：（1）了解6位频率计的原理和结构；（2）掌握6位频率计的调试和维护方法；（3）熟悉6位频率计在实际工程中的应用。
2.技能目标：（1）能够独立完成6位频率计的组装和调试；（2）能够运用6位频率计解决实际问题；（3）具备一定的创新能力，对6位频率计进行改进和优化。
3.情感态度价值观目标：（1）培养学生对电子技术的兴趣和热情；（2）树立学生自信心，培养学生克服困难的意志；（3）培养学生团队合作精神，提高学生沟通能力。
二、教学内容本课程的教学内容主要包括以下几个部分：1.6位频率计的基本原理；2.6位频率计的结构和组成；3.6位频率计的调试和维护方法；4.6位频率计在实际工程中的应用；5.6位频率计的创新和改进。
三、教学方法为了提高教学效果，本课程将采用以下教学方法：1.讲授法：讲解6位频率计的基本原理、结构和应用；2.讨论法：学生讨论6位频率计的调试和维护方法；3.案例分析法：分析实际工程中6位频率计的应用案例；4.实验法：引导学生动手实践，完成6位频率计的组装和调试。
四、教学资源为了支持教学内容和教学方法的实施，丰富学生的学习体验，我们将准备以下教学资源：1.教材：为学生提供权威、实用的教材，帮助学生系统地学习6位频率计的知识；2.参考书：提供相关领域的参考书籍，拓展学生的知识面；3.多媒体资料：制作精美的PPT、视频等多媒体资料，提高学生的学习兴趣；4.实验设备：准备充足的实验设备，确保每个学生都能动手实践，提高操作技能。
五、教学评估本课程的教学评估将采用多元化的方式，以全面、客观、公正地评价学生的学习成果。
评估方式包括：1.平时表现：通过课堂参与、提问、回答问题等环节，评估学生的学习态度和积极性；2.作业：布置适量的作业，评估学生的理解和应用能力；3.实验报告：评估学生在实验过程中的操作技能和分析问题的能力；4.考试成绩：通过期末考试，评估学生对课程知识的掌握程度。
数字计频器课程设计-六位数字计频器设计
数字计频器课程设计2008．12．29六位数字计频器设计一、数字频率计测频率基本原理数字频率计的基本原理就是测量单位时间内脉冲信号的个数，即，f=N/T其中，f是被测信号的频率，N是计数器累加的脉冲个数，T是测量时间。
基本原理如下图所示：（1）时基单元包括振荡器和分频器，用来产生周期为1s的脉冲信号，称为时基信号。
（2）控制电路其一得到宽度为1s 的方波，称为闸门信号，其二在每次取样后封锁主控门和时基信号的输入门（3）计数单元把通过主控门的被测信号输入计数器、寄存器、译码器和显示器。
（4）延时单元数据显示一段时间，其时间的长短取决于延时电路，然后对计数器进行清零，重新进行测量。
（5）主控门起控制被测信号通过的作用，在取样时间内主控门打开，清零和显示时间内主控门关闭。
（6）输入单元将接受的各种信号放大、整形，变换为脉冲信号。
二、数字频率计主要技术指标1、频率测量范围在输入电压符合规定要求值时，能够正常进行测量的频率区间称为频率测量范围。
频率测量范围主要由放大整形电路的频率响应决定。
本方案的测量范围是1-999999Hz。
2、数字显示位数频率计的数字显示位数决定了频率计的分辨率。
位数越多，分辨率越高。
本方案的显示位数为6位3、测量时间频率计完成一次测量所需要的时间，包括准备、计数、锁存和复 位时间。
三、 计频器功能 1、 一秒显示一秒清零； 2、 显示两秒清零一秒； 3、 消隐功能；4、 能够实现开关和清零功能； 四、 设计环境本方案是以max+plus 2.0为设计和仿真平台，GW48-CK 实验开发系 统为应用平台。
五、 方案及原理图实验方案选择试验指导书提供的例题——二位十进制的频率计频 器的类似的设计方案，以下将给出电路设计图并予以说明。
A 、频率显示1s ，0显示1sI 、两位计数器原理图及说明说明:74390连接成两个独立的十进制计数器，待测信号elk 通过一个与门ICLA1QA.KCLKA 1Q9 UCLKB1QC 1W2CLR 2QB2CLKA 2X 迪KB 20C］烦叮二兰壬躍誓听―石DI喝DUAL tXJUhfTfR-------------电路进入74390计数器1的时钟输入端1CLKA，与门的另一端接使能enb当enb=1时能够计数，enb=0时禁止计数。
EDA课程设计—数字频率计
EDA课程设计—数字频率计设置量程开关L=0单位显示Y,当L=0时，为0~999Hz的量程档。
Y显示为红色，即单位为Hz，当L=1时，为1~999KHz 的档，Y显示为绿色，单位为KHz。
扫描显示模块扫描显示电路：功能说明：该部分74160和四个74151构成，用来控制显示器的轮流开关。
当扫描频率超过200Hz时，超出人眼睛的识别惯性范围，即可以在显示器上显示出稳定的数字。
超出范围的显示电路图：功能说明：7448的输出端abcdef与报警器的输出端取非后相与，再接接入实验箱。
g和报警器的输出端相或，再接实验箱。
这样就能实现在超出量程时显示“---”。
分频模块分频电路:功能说明：74160级联成366计数器进位端接74161的时钟信号端通过分频得到周期为2S的时钟信号，进位端最为报警电路时钟信号的控制端。
三、设计结论在设计过程中产生1s的时钟信号时，理解错误没有跟实验箱对应。
后经过改进符合实验要求。
在设计超出范围时显示管的显示---，没有思路经过老师的讲解，找到解决方法。
EDA课程设计是一个非常实用，综合性强的实验，在大学课程里仅通过上课来学习专业知识是不够的，通过这次课程设计了解到数字电子技术的实用性和我们关于通信的理解，能够简单的了解将来学习和工作将要接触的几方面，数字电子技术涉及的方面很广泛的，不至于对自己的专业知识一点都不了解。
这次设计我们从一点都不懂到设计结束，我们在图书馆查阅资料和上网搜索资料，最终确定方案，分划出几大模块。
从模块的设计、运行，到电路的连接和调试，再到仿真结果的出现，我们经过了方方面面的讨论和深入研究，最终得出结果。
这整个过程让我们对数字频率计有了更深的了解并锻炼了我们研究思考动手的能力。
我们最大的收获就是学会了如何很系统的解决实际问题，学会了如何运用模块的思想，在整个电路的设计过程中最成功的地方就是将整个电路分成不同模块，实现其对应的不同功能，然后再将各个模块一级一级的连接起来，实现数字频率计集成电路，最终将集成电路连接到实验箱上以实现数字频率计的功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ENTITY name … END ENTITY name IN 、OUT、INOUT、BUFFER
信号数据类型，和信号传输符号“ 结构体:
<= ”：
STD_LOGIC、BIT、INTEGER、BOOLEAN ARCHITECTURE name OF entity_name
...
…
文件存盘取名:
EDA课程设计之
-----六位数字频率计
一、设计要求
基本部分：设计一个六位数字频率计，频率测量
结果在六位LED数码管上显示，显示时间可设定为2 秒左右延迟，一次测试完毕后将所有计数器复位即清 零，并采集显示下一次被测信号的频率。复位清零时 间可设定为1秒左右。此延迟信号及复位信号均由闸 门控制电路产生。采用原理图输入
提高部分：增加本数字频率计的测量范围，用量
程选择开关实现；有超量程溢出标志；采用VHDL语 言编写，或者语言编写与原理图的混合使用。根据此 部分的完成情况，在基本分的基础上加分。
二、报 告 要
求
按统一规定格式编写设计报告：
(1)根据设计题目和任务，论述自己的设计方案， 总体框图的构成，必要的设计计算和各部分电路 原理的简述； (2)画出逻辑电路图； (3)程序的编写； (4)写出元件的明细表； (5)调试的记录及精度分析； (6)学习心得体会。
敏感信号表，PROCESS语句特点 IF语句，不完整性IF语句特点 时序电路描述
七、时间安排
星期一与星期二分班到S402做培训
星期一上午：1,2节一班（8：30－10：10 ）； 3,4节二班（10：20－ 12：00 ）； 下午：5,6节三班（2：30－4：10） ；7,8节四班（4：20 －6：00）晚上：9,10节五班（7：00－8：40）；11,12节六班（8： 50－10：30 ）； 星期二上午：1,2节七班；3,4节八班；下午：5,6节九班；7,8节十班； 晚上：9,10节十一班；时间安排同星期一RD
QD
CPB
1
Q
1
（6，10）
1
J K
Q
QC
k RD
输 入 端
（5，11）
1
输 出 端
QB
J
Q
k RD
（3，13）
CPA
RD
（1，15） （2，14）
1
J
Q K RD
QA
1
图1—9—2(b) 74LS390逻辑图
74LS390双2—5—10进制异步计数器
CPA输入计数脉冲，由QA输出可产生二分频信号；由 CPB输入计数脉冲，由QD输出可产生五分频信号；若 在器件外部将QA与CPB相连，计数脉冲从CPA输入， 即成为8421码十进制计数器，对应8421码的输出顺 序是QDQCQBQA；若将QD与CPA相连，计数脉冲从 CPB输入，便可成为5421码十进制计数器，它的输出 顺序是QAQDQCQB。其功能真值表如表1—9—3所示。
星期三到星期五电路设计、程序设计、验收
星期三上午 1～5 班，下午 6～11班自由上机或者验收（上午8:3011:30；下午2：30－5：30） 星期四、五机房开放，所有班级验收（上午8:30-11:30；下午2：30－5： 30） 注：所有程序星期五下午5点前必须给老师验收！
被测信号 秒脉冲信号 门控信号 复位信号
计数器 输入信号
计数
显示
清零
图2—2—3 数字频率计工作时序图
（3）闸门控制电路
门控信号及复位信号的周期均为4秒，需要设计一个模4计数 器，可选用中规模集成器件74LS194双向移位寄存器来完成， 在设计过程中应使该计数器具备自启动功能。 移位寄存器是具有移位功能的寄存器。它由触发器链型连接 而成，每个触发器的输出接下一级触发器的控制输入端，所 有触发器在同一移存脉冲CP作用下发生状态转移。 74LS194是同时具有左移和右移功能的四位移位寄存器。 74LS194由四个主从型RS触发器及若干门电路构成。它具有 串行左移、串行右移、并行送数、保持及清除五种功能。其 中Cr为清除端，S1、S0为状态控制端。S1、S0控制移位寄存 器实现各种不同的功能。D0、D1、D2、D3为并行数据输入端。 SL、SR分别为移位寄存器在执行左移和右移功能时的数据输 入端。
CP
2进制与5进制的级 联成为10进制 清零信号 低 电平清零
个位向十位的 进位信号
（3）闸门控制电路
闸门受控制电路来的门控信号控制，在门控信号为逻辑1电平的时候，闸门打开， 输入信号通过闸门到达计数显示电路，而当门控信号为低电平时，闸门关闭，输入信 号不能通过闸门。根据设计要求，计数（闸门开启）时间为1秒，显示时间为2秒，还 需要一个复位信号对计数器清零，以准备进行下一次频率测量。被测信号与控制信号 间的时序关系如图2—2—3所示。
16 15 14 13 12 10 9
VCC 2CPA 2RD 2QA 2CPB 2QB 2QC 2QD
1CPA 1RD 1QA 1CPB 1QB 1QC 1QD 地 1 2 3 4 5 6 7
8
图1—9—2(a) 74LS390引脚排列图
74LS390双2—5—10进制异步计数器
VCC （4，12） QC QB
（二）单元电路的设计及其工作原理
(1)、石英晶体振荡电路、分频电路 (2)、计数电路 (3)、闸门控制电路 (4)、闸门电路 (5)、译码显示电路
（1）振荡电路和分频电路
⑴振荡电路和分频电路 在本设计中，此部分可以由EDA实验箱提供（CLOCK1）,输出一个1HZ的 标准方波信号。
（3）闸门控制电路
（3）闸门控制电路
移位寄存器型计数器 利用移位寄存器可构成移存型环形计数器。在循环前，先使S0＝S1＝1，让 预置数并行置入，然后再改变S0 和S1的电平，使预置数左循环或右循环。 例如，预置数为1000时，使S1＝0，S0＝1，SR＝Q3，则该环形计数器的 有效循环为：
Q0 Q1 Q2 Q3
1000 0100 0010 0100
SR＝Q3
（3）闸门控制电路
在设计过程中应使该计数器具备自启动功能。
Q0Q1 Q2Q3 00 00
01
11
10
01
11
10
1 1 0 0
0 0 0 0
0 0 0 0 0 0 0 0
SR=Q0Q1Q2 S1=0,S0=1右移
74LS194引脚图
待测信号
主闸门
计数及显示 电路
振荡分频 电 路
闸门控制 电 路
复位清零信号
图1 数字频率计原理方框图 图中闸门受控制电路来的门控信号控制，在门控信号为逻辑1电 平的时候，闸门打开，输入信号通过闸门到达计数显示电路，而当 门控信号为低电平时，闸门关闭，输入信号不能通过闸门。这样， 计数显示电路所记录和显示的只是门控信号作用期间即闸门时间内， 输入脉冲的个数。
16 15 14 13 12 11 10 9
VCC Q0 Q1 Q2
Q3 CP
S1 S0
Cr
1
SR D0
2 3
D1 D2
4 5
D3 SL 地
6 7 8
四位双向移位寄存器（串、并行） 74LS194 T4194
（4）闸门电路
⑸闸门电路 当门控信号为高电平时，闸门打开，被测信号通过闸门到 达计数器输入端，开始计数，而当门控信号为低电平时， 闸门关闭，输入信号不能通过闸门。该闸门可选用与门完 成设计。
END ARCHITECTURE;
MUX21.VHD
VHDL基本语法小结 2
定义信号 SIGNAL：
SIGNAL A1 : STD_LOGIC;
预定义属性 EVENT： CLK’EVENT PROCESS语句结构: 顺序语句，行为描述语句 时钟上升沿测试语句结构:
CLK’EVENT AND CLK = ‘ 1 ‘
（2）计数电路
（2）计数电路
十进制计数器可直接采用中规模集成电路74LS162十进制同步计数器，也 可采用74LS390双2—5—10进制异步计数器。
行波进位 输出 输出 赋能 负载
14 13 12 11 10 9
74LS162A为内部超前进位 的高速十进制可预置同步计数 器，它由四个D型触发器和若 干门电路构成，具有计数、预 置存数、禁止、同步清除等功 能，该电路采用同时控制所有 触发器的方法实现同步工作。
16
15
VCC
RCO QA
QB
QC
QD
ET
LD
RD
1
CP
2
A
3
B
4
C
5
D
6
EP
7
地
8
清除 时钟 数据输入
赋能
图1—9—1 74LS162A引脚排列图
（2）计数电路
采用74LS390双2—5—10进制异步计数器:
这种双单片电路封在一个封 装中，其中每一个都包括有四个 JK触发器和附加门，以构成两个 独立的4位计数器。74LS390采用 双时钟脉冲输入端，包括两个2分 频和两个5分频计数器，用它可以 实现2分频、5分频乃至100分频的 任何累加倍数的周期长度。
1、ALTERA： MAX+PLUSII 软件和实验箱的使用分班在S402机房介绍！ （星期一和星期二）
六、怎样使VHDL程序变成实用 VHDL文本编辑器 电路
VHDL 仿真器
1、行为仿真 2、功能仿真 3、时序仿真
VHDL综合器
FPGA/CPLD 适配器
结构综合器
第3方VHDL综合器： SYNPLIFY FPGA EXPRESS FPGA COMPILER LEONARDO ………..