第2章 单片机组成及存储器扩展
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
单片机 第二章
单片机第二章在我们探索单片机的奇妙世界时，第二章的内容就像是一扇通往更深入知识的大门。
这一章，将为我们揭开单片机内部结构和工作原理的神秘面纱，让我们对这个小小的芯片有更全面的认识。
单片机，简单来说，就是一个集成在一块芯片上的微型计算机。
它虽然体积小，但“五脏俱全”，具备了计算机的基本组成部分，如中央处理器（CPU）、存储器、输入输出接口等。
先来说说中央处理器（CPU），它是单片机的“大脑”，负责指挥和控制整个系统的运行。
就像一个乐队的指挥，协调着各个乐器的演奏，使整个乐曲和谐有序。
CPU 通过执行预先存储在存储器中的程序指令，来完成各种任务，比如数据处理、逻辑判断、控制输出等。
而存储器呢，就像是单片机的“记忆库”。
它分为程序存储器和数据存储器。
程序存储器用于存储我们编写的程序代码，这些代码就像是给单片机下达的一系列指令，告诉它要做什么。
数据存储器则用于存储在程序运行过程中产生的数据，比如计算的中间结果、输入的外部数据等。
输入输出接口（I/O 接口）则是单片机与外部世界进行沟通的“桥梁”。
通过这些接口，单片机可以接收来自外部的信号，比如传感器采集的温度、湿度等数据，也可以向外部输出控制信号，比如控制电机的转动、灯泡的亮灭等。
单片机的工作原理其实并不复杂。
当我们给单片机上电后，它会从程序存储器的特定位置开始读取第一条指令，然后按照指令的要求进行操作。
完成一条指令后，再读取下一条指令，如此循环往复，直到程序结束或者遇到暂停指令。
在这个过程中，单片机需要不断地与外部设备进行交互。
例如，当我们需要读取一个按键的状态时，单片机通过输入接口获取按键的电平信号，然后根据这个信号进行相应的处理。
如果需要控制一个 LED灯的亮灭，单片机则通过输出接口向 LED 灯发送控制信号。
为了更好地理解单片机的工作原理，我们不妨以一个简单的温度控制系统为例。
假设我们要设计一个能够根据环境温度自动控制风扇转速的系统。
首先，我们需要一个温度传感器来采集环境温度，并将温度信号转换为电信号输入到单片机的输入接口。
单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
《单片机原理及应用》课件01-51单片机基本结构与存储器分配
内中断
并行口
外中断
P0 P1 P2 P3
串口模块 TXD RXD
中断模块 INT0 INT1
P0.0～P0.7
P2.0～P2.7
VCC (+5V)
GND
RAM地址 锁存器
RAM
通道0驱动器
通道0锁 存器
通道2驱动器
通道2锁 存器
ROM/ EPROM
程序地址寄存器
PSEN ALE
EA RST
B寄存器 ACC TMP2
片内地址空间：RAM 128B（00H-7FH） SFR 128B（80H-FFH）
128B SFR
128B RAM
FFH 21个SFR分布 在80H-FFH
83个可寻址位
80H 7FH
用户、
堆栈区
30H 2FH
位寻址区
20H 1FH
工作寄存器区
00H
内部RAM组织结构
10
所有的RAM区(位 寻址区、工作寄 存器区）都可以 用于存放数据， 故也称为数据缓 存寄存器
特殊功能寄存器(SFR)
▼特殊功能寄存器SFR（专用寄存器）
专用于控制、选择、管理、存放单片机内部各功能 部件的工作方式、条件、状态、结果的寄存器。
▼不同的SFR管理不同的硬件模块，负责不同的功 17 能——各司其职
换言之：要让单片机实现预定的功能，必须有相应 的硬件和软件，而软件中最重要的一项工作就是对 SFR写命令（要求）。
4 堆栈指针ＳＰ
堆栈：
在片内RAM中，指定一个专门的区域来存放某 些特别的数据,它遵循先进后出和后进先出 (LIFO/FILO）的原则,这个RAM区叫堆栈。
功用：
22
第2章8051单片机硬件结构和原理
指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。
微电子技术单片机教程第二章
钟时，用于外接时钟脉冲信号。
89S51 时钟产生方式
内部时钟方式
C1
18（XTAL2）
外部时钟方式
悬空
18（XTAL2）
19（XTAL1）
C2
19（XTAL1）
外部时 钟
GND
AT89S51
GND AT89S51
3、I/O口引脚（32个引脚）
P0口（32脚～39脚）有两种使用方法：
作为普通I/O口使用，须外接上拉电阻
CPU总是按PC的指示读取程序。PC可自动加1。因此
CPU执行程序一般是顺序方式。当发生转移、子程序
调用、中断和复位等操作，PC被强制改写，程序执行
顺序也发生改变。
系统复位时，PC=0000H。
(7)程序状态寄存器PSW（Program Status Word）
位 PSW
位 7 6 5 4 3 2 1 0
单片机引脚说明
1、主电源引脚Vcc和 V ss VCC（40脚）: 接+4V~+5V电源正端;
VSS（GND 20脚）: 电源负极（接地）
2、振荡器外接晶体引脚XTAL1和XTAL2
XTAL1（19脚）、XTAL2（18脚）：当使用芯片内部时
钟时，此二引线用于外接石英晶体和微调电容；当使用外部时
中断 锁存器 定时/计数器 串行口
存储 器
锁存器
锁存器
控制 器
锁存器
B
SP
暂存器1
ACC
暂存器2
指令寄存器IR
运算 I/O 器 接口
缓冲器
双数据指针DPTR PC增量器
程序计数器PC
4K FLASH
指令译码器ID
PSW
第2节-单片机内部主要部件
一、控制器
控制器由程序计数器、指令寄存器、指令译码器、 定时控制与条件转移逻辑电路等组成，对来自存储器 中的指令进行译码，通过定时电路，在规定的时刻发 出各种操作所需的控制信号，使各部分协调工作，完 成指令所规定的功能。
1、程序计数器 PC是一个16位的专用寄存器，用来存放下一条指 令的地址。CPU取指令时，PC的内容送到地址总线上。 从存储器取出一个指令码后，PC自动加1，指向下一条 指令，即CPU总是把PC的内容作为地址。51系列单片机 的寻址范围为64K，PC中数据范围是0000H～FFFFH，共 64K 。 单 片 机 上 电 或 复 位 时 ， PC 自 动 清 0 ， 装 入 地 址 0000H，保证单片机上电或复位后，程序从0000H开始 执行。
2．指令寄存器IR（Instruction Register） 指令寄存器是一个8位寄存器用于暂存待执行的指
令，等待译码。 3．暂存器TMP
用于暂存进入运算器的数据。 4．指令译码器ID（Instruction Decoder）
指令译码器是对指令寄存器中的指令进行译码，将 指令变为执行此指令所需要的电信号。根据译码器的输 出信号，再经时序电路定时产生执行该指令所需要的各 种控制信号。
一、单片机的RAM 8051单片机芯片中共有256个字节的RAM单元，其
中 128 个 字 节 被 专 用 寄 存 器 占 用 ， 用 户 使 用 的 只 是 前 128B，即通常所说的片内128B数据存储器，它可以用 来存放临时可读写的数据，但在单片机掉电时，RAM单 元所有数据将丢失。单片机对RAM的寻址空间可达64kB。
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0
CY AC F0 RS1 RS0 OV F1
第2章 MCS-51单片机
（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有
第2章51系列单片机系统结构2.2存储器组织
字节 地址 80H
复位后 初值 FFH
I/O 端口 0(P0 口)
*I/O 端口 1(P1 口)
P1
P1.7 A7H
90H
FFH
*I/O 端口 2(P2 口)
P2
P2.7 B7H P3.7
A0H
FFH
*I/O 端口 3(P3 口) 串行数据缓冲 *串行控制 电源控制及 波特率选择 从地址寄存器 从地址掩蔽寄存器
(1) 工作寄存器区。该区域容量为32个字节，分为 四个区，每区8个字节，对应R0～R7寄存器名。 因此，R0的物理地址可能是00H，也可能是08H、 10H 或18H；同理，R1的物理地址可能是01H， 也可能是09H、11H或19H。 任何时候都只能选择四个工作寄存器区中的一个区 作为当前工作寄存器区，当前工作寄存器区由程序 状态字寄存器PSW的b4(RS1)、b3(RS0)位确定，具 体情况4、b3位 当前区 寄存器R7～R0地址 00 0区 07H～00H 01 1区 0FH～08H 10 2区 17H～10H 11 3区 1FH～18H 由于复位后PSW的b4、b3位为00，因此复位后将选择0 区作为当前工作寄存器区。 修改PSW的b4、b3位即可选择不同的工作寄存器区，这 有利于快速保护现场，提高程序执行效率和中断的响应速 度。
SFR 寄存器名 累加器 B 寄存器 助功能寄存器 助功能寄存器 1 时钟控制寄存器 堆栈指针 数据指针低 8 位 数据指针高 8 位 *程序状态字 符号 b7 Acc B AUXR AUXR1 CKCON SP DPL DPH PSW D7H Cy AFH EA BFH IP — IPH — E7H F7 — — —
哈佛体系结构的程序存储器与数据存储器都拥有自己独立 的总线和寻址空间（典型的如DSP，TI的C5000系列）
第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
《单片机原理及应用》第二章 89C51单片机的结构和原理2012
• 片内容量为4KB，地址范围为0000H～0FFFH。 • 片外最多可扩至64KB ROM/EPROM，地址范围为 1000H～FFFFH。 • 片内外统一编址。 • ROM的寻址方式： • 1）当 EA=“1”时：
– 在0000～0FFFH范围内执行片内ROM中的程序，当指令地址超 过0FFFH 后就自动转向片外ROM中取指令。
• 四个8位并行I/O（输入/输出）接口P0~P3 • 两个定时/计数器
– 每个定时/计数器都可以设置成计数或定时方式
• 一个全双工UART的串行I/O口
– 可实现单片机与单片机或其它微机之间串行通信
• 五个中断源的中断控制系统
MCS-51系列单片机的性能
表中型号带“C”表示所用的是CMOS工艺，具有功耗低的优点。
什么是入口地址？
0023H
2 数据存储器 • 一般将随机存储器（RAM）用做数据存储器。可寻址空 间为64KB。MCS-51数据存储器可分为片内和片外两部 分。片内、片外独立编址。 片外RAM： 最大范围：0000H～FFFFH， 64KB；用指令MOVX访问。 片内RAM： 最大范围：00H～FFH，256B； 用指令MOV访问。 又分为两部分：低128B（00～ 7FH）为真正的RAM区，高128B （80～FFH）为特殊功能寄存器 （SFR）区。如右图所示。
第二章 89C51单片机的结构和原理
• • • • • 2.1 89C51单片机的结构 2.2 89C51的引脚及其功能 2.3 CPU时序 2.4 复位操作 2.5 89C51单片机的低功耗工作方式
2.1 89C51单片机的结构
89C51单片机内部结构示意图如下所示： 外部时钟源 外部事件计数输入
振荡器和时序 OSC
第二章.MCS-51单片机结构和原理
* 由于T1的作用，不需外接上拉电阻。
②输入数据
类似于读引线
控制：C=0，MUX下通，与门4输出为0。T1截止，预臵Q=1， T2截止。 P0.X→三态门2→内总线
二、P1口
通用8位准双向端口。 ⑴ 输出：Q→FET（反相）→P1.X
* 有内部上拉电阻，不必外接。
⑵ 输入： 读引线：预臵Q=1，FET截止，P1.X→下三态门→内部总线 读锁存器：Q→上三态门→内部总线
3
ATmega8 RISC,SPEED,power,a/d,spi,i2c,uart,pwm,内时钟 C8051F310 debug,speed,power,ram,外设 PIC16F87X 指令，存储器，外设，a/d
MC68HC908JB16 i/o,usb,mul&div
ADuC812 12bit a/d 凌阳SPCE061A
㈢.P2.0－P2.7：P2端口
⑴.无外存：通用准8位双向I／O口（有内部上拉电阻）
⑵.有外存：地址总线高8位
*EPROM编程时，接收地址高8位
㈣.P3.0－3.7：P3端口
⑴.通用8位准双向I／O口（有内部上拉电阻）
⑵.专用功能：
串行口： P3.0－RXD，接收 P3.1－TXD， 发送 中断申请：P3.2－ INT0 P3.3－INT1 CTC： P3.4－T0 ， CTC0时钟输入 P3.5－T1 ， CTC1时钟输入 读写控制： P3.6－ WR， 外部RAM写 P3.7－ RD， 外部RAM读.
三. I／O接口电路：
并行口：4个8位端口 P0－P3，32根I／O线 串行口：1个
四．CTC：
16位CTC 2个／3个（52）
五.中断功能：
第二章 MCS-51单片机的基本结构
程序存储器 4K/8K
数据存储器 128/256B
2/3×16位 定时器/计数器
CPU
64KB 总线 扩展控制器 内中断 外中断
返回小结
可编程I/O
可编程全双工 串行口 串行通信
控制
并行口
返回
8XX51单片机 内部结构图
RAM地 址寄存 器
P0.0-P0.7 P2.0-P2.7 P0驱动器 P2驱动器 P0锁存器 P2锁存器
2.1.2 80C51系列
80C51 是 MCS-51 系列中 CHMOS 工艺的一个典 型品种 ；其它厂商以8051为基核开发出的CMOS 工艺单片机产品统称为 80C51 系列。当前常用的 80C51系列单片机主要产品有：
﹡ Intel的：80C31、80C51、87C51，80C32、80C52、 87C52等； ﹡ ATMEL的：89C51、89C52、89C2051等； ﹡ Philips、华邦、Dallas、Siemens(Infineon)等公司 的许多产品 。
（3）在功能上，该系列单片机有基本型 和增强型两大类：
基本型： 8051/8751/8031 80C51/87C51/80C31 89S51
增强型： 8052/8752/8032 80C52/87C该系 列 单 片 机 有 三 种 形 式 ， 即 掩 膜 ROM 、 EPROM和ROMLess(无片内程序存储器)。如：
加1、减1、比较、BCD码十进制调整等
逻辑运算：与、或、异或、求反、循环等逻辑操作 位操作：内部有布尔处理器，它以进位标志位C为位累
加器，用来处理位操作。可对位置 “1”、对位清零 、 位判断等。
操作结果的状态信息送至状态寄存PSW。
运算器由算数/逻辑运算单元ALU、累加器 ACC、寄存器B、暂存器1、暂存器2、程序状 态寄存器PSW组成。
第2章MCS-51系列单片机的基本硬件结构
1000H 0FFFH
片外程序存储器 最大64K） （最大 ）
0000H
1. 需要注意几点： 需要注意几点：
程序存储器是用来存放编好的程序、 程序存储器是用来存放编好的程序、常数 和表格的。 和表格的。 当引脚EA=1时，系统使用片内的4KROM 时 系统使用片内的 当引脚 来存储程序。 来存储程序。EA=0时，系统使用片外的 时 ROM。 。 无论是使用片内还是使用片外的ROM（既 （ 无论是使用片内还是使用片外的 EA=1或EA=0），其起始地址都是从 ），其 或 ）， 起始地址都是从 0000H单元开始。 单元开始。 单元开始
控制器
运算器
时钟电路
4KROM 程序存储器
256BRAM 数据存储器
2X16位 位 定时/计数器 定时 计数器
CPU 处理器
64KB总线 总线 扩展控制器
可编程I/O 可编程 端口P0-3 端口
可编程 串行口
2.1.2 MCS-51单片机的引脚定义 单片机的引脚定义
1. MCS-51单片机有两种封装形式： MCS-51单片机有两种封装形式： 单片机有两种封装形式
P3.2 INT0 P3.3 INT1
2.2 MCS-51单片机的存储器的配置 单片机的存储器的配置
2.2.0 MCS-51单片机存储器的 MCS-51单片机 单片机存储器的 配置特点 2.2.1 程序存储器(片内与片外) 程序存储器 片内与片外) 存储器( 2.2.2 内部数据存储器RAM 内部数据存储器 存储器RAM 2.2.3 外部数据存储器
RST/Vpd（9脚）： （ 脚 在系统上电震荡器开始工作时， 在系统上电震荡器开始工作时， 在内部加 在此引脚上有一个两个时钟周期的高电平 两个时钟周期的高电平使单 在此引脚上有一个两个时钟周期的高电平使单 片机复位。但为了使系统复位可靠，建议外加 片机复位。但为了使系统复位可靠， 一个上电复位电路，延长复位的时间。 一个上电复位电路，延长复位的时间。当单片 机掉点时， 机掉点时，此引脚可以接入备用电源向单片机 内部的RAM供电，以防止 供电， 中的数据丢失。 内部的 供电 以防止RAM中的数据丢失。 中的数据丢失 注意：在复位状态下：所有SFR的内容全 注意：在复位状态下：所有 的内容全 变为“ ，端口输出“ 。 内容不变。 变为“0”，端口输出“1”。RAM内容不变。 内容不变
第2章 MCS-51单片机的结构和原理
89C51/S51单 片机 内部结构图
RAM地址 寄存器
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
DSP芯片的诞生及发展对近20年来通信、计算机、控制
等领域的技术发展起到十分重要的作用。
典型的DSP算法
Algorithm Finite Impulse Response Filter Equation
y(n)
a
k 0
M
M
k
x( n k )
Infinite Impulse Response Filter
8051片内有ROM(程序存储器，只能读)和RAM(数据存储器， 可读可写)两类，它们有各自独立的存储地址空间，与一般微机
的存储器配臵方式不同。
8051有四个8位并行接口，即P0-P3．它们都是双向端口，每 个端口各有8条I／O线，均可输入／输出。P0-P3口四个锁存器同 RAM统一编址，可以把I／O口当作一般特殊功能寄存器来寻址
冯· 诺曼（Van Neuman）结构
控制命令 程序存储器 地址线
CPU
数据存储器
数据线
哈佛结构 控制命令 地址线 程序总线 程序存储器
CPU
控制命令 地址线 数据总线
数据存储器
8051／8751／8031芯片的外部引脚和指令系统完全兼容，其 内部结构除ROM／EPROM不同外，其余完全相同。
第2章_单片机的基本结构与工作原理
个不同的逻辑空间时， ③在访问这3个不同的逻辑空间时，应选用 在访问这 个不同的逻辑空间时 不同形式的指令： 不同形式的指令： MOVC、MOV、MOVX 、 、 ① 在物理上 设有4个存储 设有 个存储 器空间 ② 在逻辑上 设有3个存储 设有 个存储 器地址空间
52系列单片机 系列单片机80H~ FFH 系列单片机 是数据存储器和特殊功能 寄存器地址重叠空间
要求：高电平持续时间>2个机器周期。 fosc=12MHz时>2us， fosc=6MHz时>4us。
37
2.6.2 程序执行方式
0000H 0003H 0030H ORG 0000H AJMP MAIN ORG 000BH AJMP INT0 ORG 0030H MAIN：MOV R3，#00H ...... ORG 0100H INT0: CLR C ......
5
2.2.2 内部结构框图和组成
ALU ACC（A） （ ） ROM RAM 指令寄存器IR 指令寄存器 地址寄存器 PC DPTR T/C I/O PSW 定时控制逻辑 80C51的内部结构框图 图2-3 80C51的内部结构框图
6
2.3 80C51 CPU的结构和特点
7
2.3.1 中央控制器
30
（三）字节寻址区（30H~7FH）
注意：对于MCS-52系列 单片机，80H~FFH RAM 区只能采用间接寻址方式 访问。讲完SFR后举例。
（四）堆栈区
特点：先进后出，进栈时 SP加1，出栈时SP减1。 功能：调用子程序和中断时 保护现场。 系统复位时，SP=07H。使 使 用时要特别小心。 用时要特别小心
3
2.2 80C51单片机的引脚功能和结构框图
52系列单片机 系列单片机80H~ FFH 系列单片机 是数据存储器和特殊功能 寄存器地址重叠空间
要求：高电平持续时间>2个机器周期。 fosc=12MHz时>2us， fosc=6MHz时>4us。
37
2.6.2 程序执行方式
0000H 0003H 0030H ORG 0000H AJMP MAIN ORG 000BH AJMP INT0 ORG 0030H MAIN：MOV R3，#00H ...... ORG 0100H INT0: CLR C ......
5
2.2.2 内部结构框图和组成
ALU ACC（A） （ ） ROM RAM 指令寄存器IR 指令寄存器 地址寄存器 PC DPTR T/C I/O PSW 定时控制逻辑 80C51的内部结构框图 图2-3 80C51的内部结构框图
6
2.3 80C51 CPU的结构和特点
7
2.3.1 中央控制器
30
（三）字节寻址区（30H~7FH）
注意：对于MCS-52系列 单片机，80H~FFH RAM 区只能采用间接寻址方式 访问。讲完SFR后举例。
（四）堆栈区
特点：先进后出，进栈时 SP加1，出栈时SP减1。 功能：调用子程序和中断时 保护现场。 系统复位时，SP=07H。使 使 用时要特别小心。 用时要特别小心
3
2.2 80C51单片机的引脚功能和结构框图
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章 单片机组成及存储器扩展
2.1 MCS-51单片微机的硬件结构
2.2 MCS-51单片机的并行端口结构和操作 2.3 MCS-51单片机的存储器组织 2.4 存储器EPROM和RAM的综合扩展 2.5 MCS-51单片机的时钟电路与时序 2.6 MCS-51单片机复位
2.1 MCS-51单片微机的硬件结构
从例2-6中可以看出，将某一位置“1”或清零时， 用位操作指令直观，不容易混淆，而采用逻辑操作指 令时，应仔细考虑屏蔽字节常数的值。
2.3 MCS-51单片机的存储器组织
2.3.1 程序存储器配置
程序存储器用于存放编好的程序和表格常数。程序存 储器通过16位程序计数器PC寻址，寻址能力为64KB。这使 得指令能在64KB地址空间内任意跳转，但不能使程序从程 序存储器空间转移到数据存储器空间。
入/输出口。
2.2.3 P2端口及其操作
2. P2口作通用I/O口 对于内部有程序存储器的单片机所构成的基本系统 (如：8751或定制的8051)，既不扩展程序存储器，也 不扩展 I/O口，这时P2口作为I/O口使用，和Pl口一样， 是一个准双向口，对P2口操作可以采用字节操作，也
可以采用位操作。
2.2.4 P3端口及其操作
P3口是一个内部带上拉电阻的8位多功能准双向
口，能驱动4个TTL负载。第一功能是作通用的I/ O
口使用，其功能、原理与P1口相同；第二功能是作 控制和特殊功能口使用，这时8条端口线所定义的功 能各不相同。
2.2.4 P3端口及其操作
1. P3口的结构 P3口有8条端口线，命名为P3.7～P3.0，由一个输出 锁存器、两个二态缓冲器、一个与非门和输出驱动电路等 组成，输出驱动电路设有上拉电阻。 当P3口作通用输出口使用时，选择输出功能端应为 “1”，使信号能顺利传送到引脚。同样，若需要用于第二 功能作专用信号输出时(如：送出 WR、 RD 等信号)，则该 RD 等信号顺利传送到引 位锁存器的Q端置“1”，使 WR 、 脚。而对输入而言，无论该位是作通用输入口或作第二功 能输人口，相应的锁存器和选择输出功能端都应置“1”。 这个工作在开机复位时自动完成。
2.2.3 P2端口及其操作
在无外接程序存储器而有片外数据存储器的系统中， P2口使用可分为两种情况： 1. 若片外数据存储器的容量小于等于256B，可使用 “MOVX A，@ DPTR”，或者“MOVX @Ri，A”类指令 访问片外数椐存储器，这时P2口不输出地址，P2口仍 可作为I/O口使用。 【例2-4】 将56H写入外部RAM的38H单元，CPU执行 下面的程序段不影响P2口状态： MOV MOV MOVX R0，#38H A，#56H @R0，A
2.2.1 P0端口及其操作
P0口既可作通用I/O口使用，又可作地址/数据分时 复用总线使用。作通用I/O输出时，必须外接上拉电阻，
才有高电平输出；作通用I/O输入时，必须先向对应的锁
存器写入“1”，不影响输入电平。当P0口被地址/数据 总线占用时，在从P0口输入数据前，CPU会自动地把对应 的锁存器写入“1”，从而被称为“真双向”数据总线。 另外，因为采用了复用技术，要使地址和数据分离，必 须在片外增加一个地址锁存器，用于锁存P0口输出的地 址信号。这时，P0口不能再作通用I/O口使用了。
MC5-51系列单片机的内部结构框图如图2-1所示。
图2-1 MCS-51单片机内部结构
2.1 MCS-51单片微机的硬件结构
MCS-51系列单片机按其功能部件划分可由9部分组成: 运算器 控制器 数据存储器(RAM) 内部程序存储器 接口电路 定时/计数器 中断控制系统 串行通信接口 时钟电路
2.2 MCS-51单片机的并行端口结构和操作
MCS-51系列单片机片内ROM/EPROM的容量为4KB，地址 为0000H ～OFFFH，片外最多可扩至64KB ROM/EPROM，地 址为1000H～FFFFH，片内外统一编址。
地址范围：0000H～FFFFH，共64 KB。其中，低段4KB： 0000H～0FFFH，在片内；高段60KB：1000H ～ FFFFH，在 片外。
2.3.1 程序存储器配置
64 KB中有一小段范围是MCS-51单片机系统专用单元， 0003H～0023H是五个中断源中断服务程序入口地址，用户 不能安排其他内容。
Hale Waihona Puke 图2-3程序存储器配置图2.3.1 程序存储器配置
如图2-3所示，程序存储器ROM包括：一个片内程序存 储器和一个片外程序存储器可寻址空间。 当引脚接高电平时，MCS-51单片机的程序计数器PC在 0000H～0FFFH范围内(即前4KB地址)执行片内ROM中的程序； 当指令地址超过OFFFH后，就自动转向片外ROM中去取指令。 当引脚接地电平(接地)时，MCS-51单片机片内ROM不 起作用，CPU只能从片外ROM/ EPROM中取指令，地址可以 从0000H开始编址。这种接法特别适用于采用8031单片机 的场合。由于8031片内不带ROM，所以使用时必须 使 ，以便能够从片外扩展EPROM中取指令。
则串行口不能正常工作。与P1口相同，对P3口的操作可以
采用字节操作指今，也可采用位操作指令。
2.2.4 P3端口及其操作
【例2-6】 ANL CLR ORL SETB XRL CPL P3，#0DFH P3.5 P3，#20H P3.5 P3，#20H P3.5 ；0→P3.5 ；0→P3.5 ；1→P3.5 ；1→P3.5 ；P3.5取反 ；P3.5取反
2.2.4 P3端口及其操作
表2.1 P3口的第二功能定义 引脚 P3.0 P3.1 P3.2 P3.3
RXD
第二功能 （串行输入口） （串行输出口）
TXD
INT 0（外部中断0请求输入端）
INT1（外部中断1请求输入端）
P3.4
P3.5 P3.6 P3.7
T0（定时器/计数器0计数脉冲输入端）
T1（定时器/计数器1技术脉冲输入端）
通用并行输入/输出端口(General Purpose Input/Output Port，GPIO)，是指单片机片内普遍配置
的、用于通用目的的一种并行端口模块，也可以称作输
入/输出端口(或简称I/O口)，是单片机内部电路与外部 世界交换信息的主要通道。“输入端口”负责从外界接 收检测信号、测量信号、按键信号等各种开关量信号。 “输出端口”负责问外界输送由内部电路产生的处理结 果、显示信息、控制命令、驱动信号等。
2.2.2 P1端口及其操作
1. P1口的功能 P1口是一个准双向口，只作通用的I/O口使用。它作 输出口使用时，能带3个～4个TTL负载；作输入口使用时， 必须先向锁存器写入“1”，然后才能读取数据。
2. P1口作通用I/O口 对P1口的操作，可以采用字节操作，也可以采用位操 作。复位以后，口锁存器为“1”，对于作为输入的口线， 相应位的口锁存器不能写入“0”，在图3-2中Pl.0～P1.3 作为输出线，接指示灯L0～L3，P1.4～P1.7作为输入线， 接四个开关S0～S3。例2-1的子程序采用字节操作指令将开 关状态送指示灯显示，Si闭合，Li亮。例2-2用位操作指令 实现同样的功能。
2.2 MCS-51单片机的并行端口结构和操作
在40个引脚封装的标准MCS-51型号上，配备有4个并行 “准双向”端口，分别称为P0、P1、P2和P3。由于80C51属 于8位单片机，因此每个端口都由数量不超过8个的端口引脚 (或称口线)构成。每个端口中的每条引脚都可以独立作为输 出引脚或者输入引脚。“端口引脚”与“端口”这两个概念 之间的关系就是一种“个体”与“整体”的关系。 4个端口共包含32根引脚，其中有些I/O引脚和单片机内部 的某些功能部件或(I/O模块之外的)其他外围模块的外接信 号线进行了复用。也就是说，既可以作为普通I/O引脚，又 可以作为某些功能部件或外围模块的外接引脚，由用户以软 件方式选择。例如端口P3中的引脚P3.4既可用作一般的输入 /输出引脚，又可以作为“定时器T0”的外部触发信号输入 引脚。集两种功能于一脚，这样即可给用户开发不同的具体 项目带来极大的灵活性和便利。
是读指令(例如：MOV A，P1)，CPU读取口引脚上的外 部输入信息，这时引脚状态通过下方的三态缓冲器送到 内部总线。
2.2.3 P2端口及其操作
1. P2口有两种功能
对于内部有程序存储器的单片机，P2口既可以作为
输入/输出口使用，也可以作为系统扩展的地址总线口， 输出高8位地址A8～A15。对于内部没有程序存储器的单 片机，必须外接程序存储器，一般情况下P2口只能作为 系统扩展的高8位地址总线口，而不能作为外部设备的输
2.2.2 P1端口及其操作
图2-2 P1口的输入/输出
2.2.2 P1端口及其操作
【例2-1】
MOV SWAP ORL A,，P1 A A，#OF0H ；保持P1.4～Pl.7口锁存器1
MOV P1，A
RET
2.2.2 P1端口及其操作
【例2-2】 MOV C，Pl. 4 ；位传送不影响P1.4～P1.7口锁存器
MOV
MOV MOV
P1.0，C
C，P1.5 P1.1，C
MOV
MOV MOV
C，P1.6
P1.2，C C，P1.7
MOV
RET
P1.3，C
2.2.2 P1端口及其操作
CPU对端口的操作有两种：一种是“读一修改一写” 指令(例如：ORL P1，#0F0H )，先将P1口的数据读入
CPU，在ALU中进行运算，运算结果再送回P1口；另一种
2.2 MCS-51单片机的并行端口结构和操作
在MCS-51单片机中，每个端口都对应着1个在数据 存储器RAM中统一编址的寄存器(也叫做P0、P1、P2和 P3，与4个并行端口同名)。也就是MCS-51单片机把端 口都当作寄存器来访问(即读出或写入)，并且既可以 “字节”访问也可以“位”访问，这样有利于减少指 令集中指令类型和数量，对于用户的记忆和编程也带 来了方便。 MCS-51的4个端口P0、Pl、P2和P3之间不仅功能不 相同，而且还存在内部结构上的差异。但4个端口模块 的电路结构大同小异，都具有一个相同的基本部分， 在此基础上再添加一些小电路附件，就形成了各个端 口和各条引脚之间的差异。在此先把各个端口模块的 相同部分提炼出来，作为一个有代表性的“基本结构 模型”，来向读者讲解一个端口模块和一条端口引脚 的基本功能、电路结构和工作原理。
2.1 MCS-51单片微机的硬件结构
2.2 MCS-51单片机的并行端口结构和操作 2.3 MCS-51单片机的存储器组织 2.4 存储器EPROM和RAM的综合扩展 2.5 MCS-51单片机的时钟电路与时序 2.6 MCS-51单片机复位
2.1 MCS-51单片微机的硬件结构
从例2-6中可以看出，将某一位置“1”或清零时， 用位操作指令直观，不容易混淆，而采用逻辑操作指 令时，应仔细考虑屏蔽字节常数的值。
2.3 MCS-51单片机的存储器组织
2.3.1 程序存储器配置
程序存储器用于存放编好的程序和表格常数。程序存 储器通过16位程序计数器PC寻址，寻址能力为64KB。这使 得指令能在64KB地址空间内任意跳转，但不能使程序从程 序存储器空间转移到数据存储器空间。
入/输出口。
2.2.3 P2端口及其操作
2. P2口作通用I/O口 对于内部有程序存储器的单片机所构成的基本系统 (如：8751或定制的8051)，既不扩展程序存储器，也 不扩展 I/O口，这时P2口作为I/O口使用，和Pl口一样， 是一个准双向口，对P2口操作可以采用字节操作，也
可以采用位操作。
2.2.4 P3端口及其操作
P3口是一个内部带上拉电阻的8位多功能准双向
口，能驱动4个TTL负载。第一功能是作通用的I/ O
口使用，其功能、原理与P1口相同；第二功能是作 控制和特殊功能口使用，这时8条端口线所定义的功 能各不相同。
2.2.4 P3端口及其操作
1. P3口的结构 P3口有8条端口线，命名为P3.7～P3.0，由一个输出 锁存器、两个二态缓冲器、一个与非门和输出驱动电路等 组成，输出驱动电路设有上拉电阻。 当P3口作通用输出口使用时，选择输出功能端应为 “1”，使信号能顺利传送到引脚。同样，若需要用于第二 功能作专用信号输出时(如：送出 WR、 RD 等信号)，则该 RD 等信号顺利传送到引 位锁存器的Q端置“1”，使 WR 、 脚。而对输入而言，无论该位是作通用输入口或作第二功 能输人口，相应的锁存器和选择输出功能端都应置“1”。 这个工作在开机复位时自动完成。
2.2.3 P2端口及其操作
在无外接程序存储器而有片外数据存储器的系统中， P2口使用可分为两种情况： 1. 若片外数据存储器的容量小于等于256B，可使用 “MOVX A，@ DPTR”，或者“MOVX @Ri，A”类指令 访问片外数椐存储器，这时P2口不输出地址，P2口仍 可作为I/O口使用。 【例2-4】 将56H写入外部RAM的38H单元，CPU执行 下面的程序段不影响P2口状态： MOV MOV MOVX R0，#38H A，#56H @R0，A
2.2.1 P0端口及其操作
P0口既可作通用I/O口使用，又可作地址/数据分时 复用总线使用。作通用I/O输出时，必须外接上拉电阻，
才有高电平输出；作通用I/O输入时，必须先向对应的锁
存器写入“1”，不影响输入电平。当P0口被地址/数据 总线占用时，在从P0口输入数据前，CPU会自动地把对应 的锁存器写入“1”，从而被称为“真双向”数据总线。 另外，因为采用了复用技术，要使地址和数据分离，必 须在片外增加一个地址锁存器，用于锁存P0口输出的地 址信号。这时，P0口不能再作通用I/O口使用了。
MC5-51系列单片机的内部结构框图如图2-1所示。
图2-1 MCS-51单片机内部结构
2.1 MCS-51单片微机的硬件结构
MCS-51系列单片机按其功能部件划分可由9部分组成: 运算器 控制器 数据存储器(RAM) 内部程序存储器 接口电路 定时/计数器 中断控制系统 串行通信接口 时钟电路
2.2 MCS-51单片机的并行端口结构和操作
MCS-51系列单片机片内ROM/EPROM的容量为4KB，地址 为0000H ～OFFFH，片外最多可扩至64KB ROM/EPROM，地 址为1000H～FFFFH，片内外统一编址。
地址范围：0000H～FFFFH，共64 KB。其中，低段4KB： 0000H～0FFFH，在片内；高段60KB：1000H ～ FFFFH，在 片外。
2.3.1 程序存储器配置
64 KB中有一小段范围是MCS-51单片机系统专用单元， 0003H～0023H是五个中断源中断服务程序入口地址，用户 不能安排其他内容。
Hale Waihona Puke 图2-3程序存储器配置图2.3.1 程序存储器配置
如图2-3所示，程序存储器ROM包括：一个片内程序存 储器和一个片外程序存储器可寻址空间。 当引脚接高电平时，MCS-51单片机的程序计数器PC在 0000H～0FFFH范围内(即前4KB地址)执行片内ROM中的程序； 当指令地址超过OFFFH后，就自动转向片外ROM中去取指令。 当引脚接地电平(接地)时，MCS-51单片机片内ROM不 起作用，CPU只能从片外ROM/ EPROM中取指令，地址可以 从0000H开始编址。这种接法特别适用于采用8031单片机 的场合。由于8031片内不带ROM，所以使用时必须 使 ，以便能够从片外扩展EPROM中取指令。
则串行口不能正常工作。与P1口相同，对P3口的操作可以
采用字节操作指今，也可采用位操作指令。
2.2.4 P3端口及其操作
【例2-6】 ANL CLR ORL SETB XRL CPL P3，#0DFH P3.5 P3，#20H P3.5 P3，#20H P3.5 ；0→P3.5 ；0→P3.5 ；1→P3.5 ；1→P3.5 ；P3.5取反 ；P3.5取反
2.2.4 P3端口及其操作
表2.1 P3口的第二功能定义 引脚 P3.0 P3.1 P3.2 P3.3
RXD
第二功能 （串行输入口） （串行输出口）
TXD
INT 0（外部中断0请求输入端）
INT1（外部中断1请求输入端）
P3.4
P3.5 P3.6 P3.7
T0（定时器/计数器0计数脉冲输入端）
T1（定时器/计数器1技术脉冲输入端）
通用并行输入/输出端口(General Purpose Input/Output Port，GPIO)，是指单片机片内普遍配置
的、用于通用目的的一种并行端口模块，也可以称作输
入/输出端口(或简称I/O口)，是单片机内部电路与外部 世界交换信息的主要通道。“输入端口”负责从外界接 收检测信号、测量信号、按键信号等各种开关量信号。 “输出端口”负责问外界输送由内部电路产生的处理结 果、显示信息、控制命令、驱动信号等。
2.2.2 P1端口及其操作
1. P1口的功能 P1口是一个准双向口，只作通用的I/O口使用。它作 输出口使用时，能带3个～4个TTL负载；作输入口使用时， 必须先向锁存器写入“1”，然后才能读取数据。
2. P1口作通用I/O口 对P1口的操作，可以采用字节操作，也可以采用位操 作。复位以后，口锁存器为“1”，对于作为输入的口线， 相应位的口锁存器不能写入“0”，在图3-2中Pl.0～P1.3 作为输出线，接指示灯L0～L3，P1.4～P1.7作为输入线， 接四个开关S0～S3。例2-1的子程序采用字节操作指令将开 关状态送指示灯显示，Si闭合，Li亮。例2-2用位操作指令 实现同样的功能。
2.2 MCS-51单片机的并行端口结构和操作
在40个引脚封装的标准MCS-51型号上，配备有4个并行 “准双向”端口，分别称为P0、P1、P2和P3。由于80C51属 于8位单片机，因此每个端口都由数量不超过8个的端口引脚 (或称口线)构成。每个端口中的每条引脚都可以独立作为输 出引脚或者输入引脚。“端口引脚”与“端口”这两个概念 之间的关系就是一种“个体”与“整体”的关系。 4个端口共包含32根引脚，其中有些I/O引脚和单片机内部 的某些功能部件或(I/O模块之外的)其他外围模块的外接信 号线进行了复用。也就是说，既可以作为普通I/O引脚，又 可以作为某些功能部件或外围模块的外接引脚，由用户以软 件方式选择。例如端口P3中的引脚P3.4既可用作一般的输入 /输出引脚，又可以作为“定时器T0”的外部触发信号输入 引脚。集两种功能于一脚，这样即可给用户开发不同的具体 项目带来极大的灵活性和便利。
是读指令(例如：MOV A，P1)，CPU读取口引脚上的外 部输入信息，这时引脚状态通过下方的三态缓冲器送到 内部总线。
2.2.3 P2端口及其操作
1. P2口有两种功能
对于内部有程序存储器的单片机，P2口既可以作为
输入/输出口使用，也可以作为系统扩展的地址总线口， 输出高8位地址A8～A15。对于内部没有程序存储器的单 片机，必须外接程序存储器，一般情况下P2口只能作为 系统扩展的高8位地址总线口，而不能作为外部设备的输
2.2.2 P1端口及其操作
图2-2 P1口的输入/输出
2.2.2 P1端口及其操作
【例2-1】
MOV SWAP ORL A,，P1 A A，#OF0H ；保持P1.4～Pl.7口锁存器1
MOV P1，A
RET
2.2.2 P1端口及其操作
【例2-2】 MOV C，Pl. 4 ；位传送不影响P1.4～P1.7口锁存器
MOV
MOV MOV
P1.0，C
C，P1.5 P1.1，C
MOV
MOV MOV
C，P1.6
P1.2，C C，P1.7
MOV
RET
P1.3，C
2.2.2 P1端口及其操作
CPU对端口的操作有两种：一种是“读一修改一写” 指令(例如：ORL P1，#0F0H )，先将P1口的数据读入
CPU，在ALU中进行运算，运算结果再送回P1口；另一种
2.2 MCS-51单片机的并行端口结构和操作
在MCS-51单片机中，每个端口都对应着1个在数据 存储器RAM中统一编址的寄存器(也叫做P0、P1、P2和 P3，与4个并行端口同名)。也就是MCS-51单片机把端 口都当作寄存器来访问(即读出或写入)，并且既可以 “字节”访问也可以“位”访问，这样有利于减少指 令集中指令类型和数量，对于用户的记忆和编程也带 来了方便。 MCS-51的4个端口P0、Pl、P2和P3之间不仅功能不 相同，而且还存在内部结构上的差异。但4个端口模块 的电路结构大同小异，都具有一个相同的基本部分， 在此基础上再添加一些小电路附件，就形成了各个端 口和各条引脚之间的差异。在此先把各个端口模块的 相同部分提炼出来，作为一个有代表性的“基本结构 模型”，来向读者讲解一个端口模块和一条端口引脚 的基本功能、电路结构和工作原理。