实验3 时序电路实验
时序逻辑实验报告
时序逻辑实验报告时序逻辑实验报告引言：时序逻辑是计算机科学中的重要概念，它描述了事件在时间上的顺序和发生关系。
在本次实验中，我们将探索时序逻辑的基本原理，并通过实际的电路设计和仿真来加深对其理解。
实验一：时钟信号的生成和分频时钟信号是时序逻辑中的基础，它提供了时间参考，使得电路中的各个元件能够按照特定的时间序列进行操作。
在本实验中，我们首先学习了如何通过计数器和分频器生成时钟信号。
通过调整分频器的参数，我们可以得到不同频率的时钟信号，并观察其对电路行为的影响。
实验二：时序逻辑电路的设计在本实验中，我们将学习如何设计时序逻辑电路。
时序逻辑电路通常由触发器、计数器、状态机等组成，它们能够根据输入信号的变化产生不同的输出。
我们将通过实际的案例来展示时序逻辑电路的设计过程，并使用仿真工具验证其正确性。
实验三：状态机的设计和实现状态机是时序逻辑中常用的模型，它描述了系统根据输入信号的变化而转换的状态。
在本实验中，我们将学习如何设计和实现状态机。
通过定义状态和状态转换条件，我们可以将复杂的系统行为转化为简单的状态转换图，并通过电路实现这些状态转换。
实验四：时序逻辑电路的故障排查时序逻辑电路的故障排查是电子工程师日常工作中的重要环节。
在本实验中，我们将学习如何通过逻辑分析仪和示波器等工具来排查时序逻辑电路的故障。
通过观察信号波形和逻辑分析结果，我们可以确定故障的原因，并采取相应的修复措施。
实验五：时序逻辑电路的应用时序逻辑电路在计算机科学和电子工程中有着广泛的应用。
在本实验中，我们将学习一些时序逻辑电路的典型应用，如计数器、时序多路复用器等。
通过实际的案例，我们可以更好地理解时序逻辑电路在实际系统中的作用和价值。
结论：通过本次实验，我们深入了解了时序逻辑的基本原理和应用。
我们学习了时钟信号的生成和分频，掌握了时序逻辑电路的设计和实现方法，学会了使用工具进行故障排查。
时序逻辑在现代电子系统中起着重要的作用，通过实验的学习，我们对其有了更深入的理解和应用能力。
实验三2 时序电路
实验三、时序电路一、实验目的1.掌握时序电路的组成和设计的思想方法，提高对基本逻辑部件的分析能力和设计能力。
2.通过对各时序波形的测试、观察、分析提高实际动手能力。
3.了解工作脉冲、节拍、周期三者之间的关系，增加对时序系统的理解，进一步深化理解计算机的工作原理。
二、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要一直做到整个时序电路工作正常、输出波形正确和完整为止。
三、实验设备及器件JZY L—Ⅱ型计算机组成原理实验仪一台芯片：74LS193:4位二进制计数器一片74LS08: 二输入端四与门一片74LS10: 三输入端三与非门一片74LS04: 六个反相器二片四、实验电路实验参考电路说明：1）第Ⅰ部分74LS193芯片为时钟脉冲计数分频电路，产生(Q0—Q3)方波信号。
2）第Ⅱ部分为节拍输出（T1—T4）。
3）第Ⅲ部分产生工作脉冲（m1—m3）。
五、实验要求及步骤1.实验前的准备1）复习有关时序电路的内容。
2）弄清电路中各部分间的关系及信号间的逻辑关系。
3）参考芯片手册，将实验电路图变成芯片间引脚的连线图，或给电路图标上引脚号，以减少不必要的麻烦，节省实验时间。
4）考虑怎样用指示灯来显示十二个波形，怎样画出波形图。
2.实验步骤实验可按参考电路中1到3个部分按搭积木的方式进行（以免全部连线后难以查错），完成第一部分线路的连线后对该部分进行波形测试，直到获得较为理想的时钟脉冲和输出信号，并观察CP与Q1—Q3之间的关系，直至正确，然后在第一部分的基础上连接第二部分线路，再调试，在记录……直到最后全部完成。
注：连线时应断开电源，以免短路和断路、损坏设备。
3.实验报告要求1）画出实验电路，并标上引脚号。
2）画出实验中观察到的波形图（画一个完整的周期），包括CP、Qi、Ti、mi四种波形。
3）给出CP的频率，说明CP与Qi间的频率关系，节拍在时间上先后关系周期是多少，Ti 和mi间的关系。
4）实验中一个周期含有哪几个节拍，结合计算机机器指令的执行过程说明周期节拍，工作脉冲所起的作用和地位。
实验三时序逻辑电路设计
实验三时序逻辑电路设计一、实验目的1、了解和逐步掌握一般时序逻辑电路的设计方法；2、熟练掌握计数器模块的设计方法；3、熟练掌握数码管动态显示的原理和控制方法；4、熟悉和掌握嵌入式逻辑分析仪Signal TapⅡ的使用和测试方法。
二、实验设备计算机、QuartusⅡ软件、实验箱三、实验内容在QuartusⅡ软件中采用VHDL语言完成一个具有异步复位和同步使能功能的模200计数器的设计。
具体要求如下：1、通过3个按键或开关分别控制时钟信号、使能信号和复位信号；2、计数器的计数值通过3个数码管动态显示、进位输出通过一个发光二极管的亮灭来表示；3、可以通过按键控制计数器计数，正常情况下计数器自动计数；4、对实验结果进行测试时，使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ实时测试，并观察计数器的相关端口信号的变化。
四、实验步骤注意：详细步骤根据具体实验过程独立完成。
图-1 开关量输入输出模块S1—s8是带自锁的单刀单执拨码开关，在开关未拨动时是低电平，拨动时J1为高电平并保持高电平不变，只有回拨开关时J1才恢复低电平输入。
图-2 按键模块此模块共有8个按键，BUTTON1—BUTTON8是轻触按键；在按键未按下时JP6为高电平输入，按键按下后JP6对FPGA输入低电平，松开按键后恢复高电平输入。
图-3 LED 灯指示模块该模块有8个LED指示灯，在使用时候只需要用排线连接JP5和FPGA连接，FPGA输出低电平时指示灯亮。
图-4 动态数码管原理图五、实验总结注：包括对软件操作方法、实验设计方法或思路等的总结和体会两部分。
六、实验结果和分析实验结果包括两部分内容：1、程序清单2、截图及结果分析注意：截图应注明名称，如“图1 200计数器仿真波形”、“ 图2 Signal TapⅡ中计数器输出波形”等；仿真波形要有适当的文字分析。
本实验截图共有3个：（1）200计数器仿真波形；（2）顶层设计原理图或RTL图。
时序电路功能并实验验证。 (2)
时序电路功能并实验验证导言时序电路在数字电路中起着非常重要的作用。
它们可以用于控制和协调各个电路组件的操作顺序，实现复杂的数据处理和逻辑运算。
本文将介绍时序电路的基本功能，并通过实验验证其正确性。
时序电路的基本功能1. 时钟信号的生成和控制时序电路中最基本的组成部分是时钟信号。
时钟信号用于同步电路中的各个组件，确保它们在统一的时刻进行操作。
时钟信号可以通过振荡器或计数器等电路生成，并通过分频器和锁存器等电路进行控制。
2. 同步器的功能同步器用于将不同速度的信号同步到统一的时钟信号上。
它可以解决异步信号带来的数据错误和时序混乱的问题。
同步器通常由触发器和门电路构成，能够根据时钟信号的上升沿或下降沿触发状态的改变。
3. 计数器的功能计数器是一种常用的时序电路，用于实现计数功能。
它通过不断累加或减少计数值，并将结果输出。
计数器可以用于生成固定时间间隔的脉冲信号，实现周期性操作；也可以用于实现序列的生成和检测。
常见的计数器包括二进制计数器、BCD 计数器和环形计数器等。
4. 时序逻辑的功能时序逻辑是一种根据时钟信号和输入信号的变化来控制输出的逻辑电路。
它可以根据不同的输入信号和时钟信号的组合产生不同的输出值，实现复杂的逻辑运算。
时序逻辑常常使用触发器和组合逻辑电路组成。
实验验证为验证时序电路的功能，我们可以进行一系列实验。
实验一：时钟信号的生成和控制在这个实验中，我们使用555定时器来生成时钟信号，并通过分频器和锁存器控制时钟信号的频率和占空比。
实验步骤如下：1.连接555定时器的引脚，设置触发器和比较器的阈值和触发电平。
2.连接分频器和锁存器，设置分频系数和锁存控制信号。
3.测量时钟信号的频率和占空比，并与理论值进行比较。
实验结果表明，通过合理设置分频系数和锁存控制信号，我们可以生成符合要求的时钟信号，并对其进行控制。
实验二：同步器的功能在这个实验中，我们使用两个异步信号，并通过同步器将它们同步到时钟信号上。
实验三-VHDL时序逻辑电路设计
实验三 VHDL 时序逻辑电路设计一、实验目的1．熟悉用VHDL语言设计时序逻辑电路的方法2．熟悉用Quartus文本输入法进行电路设计二、实验所用仪器元件及用途1．计算机：装有Quartus软件，为VHDL语言提供操作场所。
2．直流稳压电源：通过USB接口实现，为实验开发板提供稳定电源。
3．数字系统与逻辑设计实验开发板：使试验结果下载到开发板上，实现整个实验的最终结果。
三、实验内容1．用VHDL语言设计实现一个8421码十进制计数器。
（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求，并下载到实验板上验证试验结果。
（2）试验结果：VHDL代码和仿真结果。
2．用VHDL语言设计实现一个分频系数为8，分频输出信号占空比为50%的分频器。
（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求。
（2）试验结果：VHDL代码和仿真结果。
3．用VHDL语言设计实现一个控制8个发光二极管亮灭的电路。
（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求，并下载到实验板上验证试验结果。
a.单点移动模式：一个点在8个发光二极管上来回的亮b.幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复c.通过拨码开关或按键控制两种模式的转换（2）试验结果：VHDL代码和仿真结果。
四、实验设计思路及过程1.8421码十进制计数器状态转移表左图为8421码十进制计数器的状态转移表，abcd为初状态，ABCD为下一状态，每当有“1”出现时，相应的管脚就亮灯，从而从0000到1001的灯依次出现。
VHDL代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY count12 ISPORT(clk,clear:IN STD_LOGIC;q :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END count12;ARCHITECTURE a OF count12 ISSIGNAL q_temp:ATD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk)BEGINIF(clk'event and clk='1') THENIF clear='0' THENq_temp<="0000";ELSIF q_temp="1011"THENq_temp<="0000";ELSEq_temp<=q_temp+1;END IF;END IF;END PROCESS;q<=q_temp;END a;2.分频系数为8，输出占空比为50%的分频器的设计左图为八分频器（占空比50%）的状态转移图，其中abc为原状态，ABC为下一状态。
时序电路实验报告
时序电路实验预习报告1 、时序电路组成原理和控制原理是什么？时序逻辑电路通常有组合电路和存储电路组成，控制部分主要有时钟信号及其他初态控制信号控制。
2 、状态图中的控制信号对状态的影响主要是：进行不同状态之间的转换控制，以及电路的工作停止或者单步运行。
3 、对状态机进行设置时应注意的问题：首先，应该确定信号状态、转变的条件，不能将转换条件设定错误，否则容易出现状态机不工作等；其次，注意一些控制信号对状态机的影响，其中dp=1时状态机进行单步运行，tj=1时，状态机停止，qd由1到0时，电路启动为1，状态机处于连续工作状态。
思考题：1.时序电路实行了哪几种启停控制逻辑？实行了启动、单拍、停机等控制信号来控制2.举例说明机器周期、节拍、脉冲？通常定义为从内存中读取一个指令字的最短时间，又称机器周期。
如：完成一个取指令需要6个状态周期，那么该机器的机器周期为6个状态周期。
一个节拍电位表示一个CPU周期的时间。
即与上例中的6个状态周期相同。
在一个节拍电位中又包含若干个节拍脉冲，节拍脉冲表示较小的时间单位。
把一个机器周期分为若干个相等的时间段，每一时间段对应一个节拍信号，称为节拍脉冲信号。
节拍的宽度取决于CPU完成一次基本操作的时间，如ALU完成一次正确的运算，寄存器间的一次传送等。
总而言之，节拍与机器周期等同，节拍脉冲即为机器周期的分成若干相等时间段。
3.单步运行状态如何进入？用途是什么？先将dp=0，tj=0，qd由1到0，然后令dp=1，机器进入单步运行状态。
用途是：每次只读一条指令，能观察到微指令的代码与当前微指令的执行结果。
实验日志10月20日今天主要参看了状态机的设定资料，基本学会了怎么样进行状态机的创建基本设定。
但是发现状态机设定中状态向导设定部分需要认真仔细，否则会得到的状态机就会出现各种问题。
10月21日主要进行了实验五中状态机的设定。
设定过程中发现时钟信号和reset 信号必须保留，而且不能进行名字的改变，否则不能进行下一步设定。
实验三时序逻辑电路的设计
实验三时序逻辑电路的设计电14 杨天宇2011010949一、实验目的1、学习时序逻辑电路的分析方法和设计方法；2、熟悉并掌握利用中小规模芯片实现时序逻辑电路的方法。
；3、提高调试数字电路的能力。
二、预习任务1、根据试验任务要求完成电路设计，包括：（1）查阅元件盒中74HC74、74HC191和74HC161的引脚图、功能表和时序图。
74HC74：引脚图：功能表：74HC191（十六进制、异步预置数、无置零）引脚图：功能表：时序图：74HC161（十六进制、异步置零、同步预置数）引脚图：功能表（左图）：时序图（右图）：（2）根据实验二中的建议步骤，并根据本次实验的任务要求，写出电路设计的思路，并根据任务和盒中74系列芯片画出实现电路功能的逻辑图。
三、实验任务（一）必做任务步骤1 利用74HC161设计一个六十进制计数器由于需要接入数码管进行显示，因此需要将60分解成个位10乘以十位6，分别用十六进制计数器表示。
此处两个十六进制计数器均选用74HC161（异步置零、同步预置数），二者均使用同步预置数来实现六十进制，设计电路图如下，异步置零端口CLR接高电平，经仿真可以实现0~59的显示。
步骤2 利用74HC191设计一个十二进制计数器（0~11）用两个74HC191（异步预置数、无置零）输出十二进制信号，得到的信号为0至11，需要将其接入两只数码管。
由于74HC191为异步预置数，因此需要在输出为12时产生置数信号。
设计电路图如下，CLK暂时接时钟信号，经仿真可以实现0~11的显示。
步骤3 用十二进制计数器和六十进制计数器设计时钟电路将前面两个电路进行连接，将分钟的进位信号作为时钟的CLK，经仿真可以实现00：00~11：59的显示。
步骤4 修改设计实现手动清零可以用学习机上的拨码开关输入0或1，当输入为0时异步置零，输入为1时正常计数。
在设计电路图和仿真时用开关替代拨码开关。
设计电路图如下，经仿真可以实现手动清零。
实验时序电路实验报告
实验时序电路实验报告摘要：时序电路是数字电路中的一种重要电路，它负责控制系统中各个部件和信号的时序关系。
本实验旨在通过设计和实现一个简单的时序电路，加深对时序电路原理的理解，并掌握时序电路设计的基本方法和步骤。
在实验中，我们采用了JK触发器和计数器等器件，通过逻辑电平的高低和输入信号的输入顺序来实现不同的时序控制功能。
通过实验我们发现，在正确配置和连接时序电路的各个部件后，时序电路可以准确地按照预定的时序顺序进行工作，实现了预期的控制效果。
一、实验目的1. 了解时序电路的基本概念和工作原理；2. 掌握JK触发器和计数器的基本特性和设计方法；3. 设计和实现一个简单的时序电路。
二、实验器材和设备1. 实验台板2. 集成电路（IC）：7404、74107、741613. 电源、导线等三、实验原理1. 时序电路简介时序电路又称为序贯电路，是数字电路中按照一定的时序和顺序进行工作的电路。
它根据输入信号和内部时钟信号的时序关系来控制系统的输出，能够实现各种复杂的逻辑控制功能。
时序电路对时钟信号的边沿触发具有较高的要求，通常使用触发器作为时序电路的基本单元。
2. JK触发器JK触发器是一种常用的时序电路元件，具有两个正反馈输入端（J和K）和两个输出端（Q和Q'）。
JK触发器的工作原理是当时钟触发信号为上升沿时，J、K输入信号控制Q输出端的电平状态。
3. 计数器计数器是一种常用的时序电路模块，它可以根据时钟信号的输入进行计数，并输出对应的计数结果。
常见的计数器有二进制计数器、十进制计数器等。
四、实验内容和步骤1. 实验电路的设计根据实验要求和所学知识，设计一个简单的时序电路。
本实验中，我们设计一个由两个JK触发器和一个计数器构成的时序电路。
其中，JK触发器用于接收输入信号和时钟信号，并根据输入信号的顺序和时钟信号的边沿触发生成输出信号；计数器用于对输入信号的个数进行计数，并根据计数结果控制输出信号的状态。
时序实验报告总结
时序实验报告总结时序实验报告总结时序实验是计算机科学中的一项重要实验，旨在通过设计和实现时序电路，来加深对数字电路和时序逻辑的理解。
本文将对我在时序实验中的学习和总结进行分享。
实验一：时序电路设计在时序电路设计实验中，我通过学习时序逻辑的基本概念和设计原理，成功完成了一个简单的时序电路设计。
通过该实验，我深入理解了时钟信号、触发器和状态机的概念，并学会了使用Verilog语言进行时序电路的建模和仿真。
实验二：时序电路优化时序电路优化实验是进一步提高时序电路设计能力的关键一步。
在该实验中，我通过对已有电路的分析和优化，实现了电路的性能提升。
通过优化电路的关键路径，我成功降低了电路的延迟，并提高了电路的工作速度。
实验三：时序电路测试时序电路测试是保证电路正确性的重要环节。
在该实验中，我学会了使用测试向量和模拟器对时序电路进行测试。
通过设计全面的测试用例和检查电路的输出波形，我成功发现和解决了电路中的一些问题，并提高了电路的稳定性和可靠性。
实验四：时序电路综合时序电路综合是将逻辑电路转化为物理电路的过程。
在该实验中，我学会了使用综合工具将Verilog代码转化为门级电路，并通过对综合结果的分析和优化，提高了电路的面积效率和功耗性能。
实验五：时序电路布局与布线时序电路布局与布线是将逻辑电路映射到芯片上的过程。
在该实验中，我学会了使用布局与布线工具对电路进行布局和布线，并通过对布局和布线结果的分析和优化，提高了电路的可靠性和稳定性。
实验六：时序电路验证时序电路验证是验证电路设计的正确性和可靠性的重要环节。
在该实验中，我学会了使用仿真和验证工具对电路进行验证，并通过对验证结果的分析和优化，提高了电路的正确性和稳定性。
通过以上实验，我深入了解了时序电路的设计、优化、测试、综合、布局与布线以及验证等方面的知识和技能。
通过实践和总结，我不仅提高了对时序电路的理解和掌握，还培养了问题解决和创新能力。
时序实验的学习过程中，我还遇到了一些挑战和困惑。
时序电路的设计实验报告
时序电路的设计实验报告时序电路的设计实验报告引言：时序电路是数字电路中的一种重要类型，它在各种电子设备中都有广泛应用。
本实验旨在通过设计一个简单的时序电路，来加深对时序电路原理和设计方法的理解。
实验目的：1. 理解时序电路的基本原理和工作方式；2. 掌握时序电路的设计方法；3. 通过实际设计和调试，提高电路设计和故障排除的能力。
实验器材和元件：1. 逻辑门集成电路（例如74LS00、74LS04等）；2. 触发器集成电路（例如74LS74等）；3. 电阻、电容、开关等辅助元件；4. 示波器、数字信号发生器等测试设备。
实验原理：时序电路是根据输入信号的时序关系来控制输出信号的电路。
它通常由触发器、计数器、多路选择器等组成。
触发器是时序电路的基本组成单元，它能够存储和传递数据，并且根据时钟信号的变化来改变输出状态。
实验步骤：1. 根据实验要求，确定时序电路的功能和输入输出要求；2. 根据功能要求，选择合适的逻辑门和触发器进行电路设计；3. 根据设计原理，绘制电路原理图；4. 按照原理图，进行电路的布线和焊接；5. 使用数字信号发生器提供输入信号，通过示波器观察输出信号；6. 调试电路，确保电路按照设计要求正常工作；7. 对电路进行性能测试和稳定性测试；8. 记录实验数据和观察结果；9. 分析实验结果，总结电路设计中的问题和经验。
实验结果：经过设计和调试，本次实验成功实现了所要求的时序电路功能。
输入信号经过时序电路处理后，输出信号按照预期的时序关系变化。
实验数据表明，电路的稳定性和性能良好。
实验总结：通过本次实验，我深入了解了时序电路的原理和设计方法。
在实际操作中，我遇到了一些问题，例如电路布线不当导致信号干扰、触发器的选择不合适等。
通过调试和修改，我逐渐解决了这些问题，并获得了宝贵的经验。
同时，我也意识到了时序电路设计的重要性，它直接影响到整个电子设备的性能和稳定性。
未来展望：时序电路是数字电路中的基础知识，我将继续深入学习和研究相关内容。
时序电路测试及研究实验报告
时序电路测试及研究实验报告一、实验目的1、掌握时序电路的基本概念和工作原理；2、学习时序电路的测试方法；3、实验对仿真结果验证，进一步了解和理解时序电路的性能。
二、实验仪器和材料1、示波器；2、信号发生器；3、逻辑分析仪；4、7400、7474、74163等数字集成电路芯片；5、电路板、连接线等。
三、实验原理时序电路是一种含有存储单元的组合电路，可以实现不同时刻的输入、输出和状态转移。
时序电路可以分为同步时序电路和异步时序电路两种类型。
同步时序电路是指每次时钟上升沿时，电路的状态都会根据当前的输入信号和存储器的状态进行更新，因此该电路的输出状态只与时钟信号有关。
常见的同步时序电路有触发器、寄存器、计数器等。
异步时序电路是指每次时钟上升沿时，电路的状态不仅根据当前的输入信号和存储器的状态进行更新，而且可能还受到外部输入信号的影响。
因此该电路的输出状态除了与时钟信号有关外，还与其他输入信号有关。
常见的异步时序电路有锁存器、触发器等。
时序电路的测试是指通过特定的输入序列，观察电路在不同时刻的输出状态，并对电路的正确性进行判断。
常见的时序电路测试方法有基本时序测试和边界值测试。
基本时序测试是指通过在不同时间点上施加不同的输入信号序列，观察电路的输出状态，通过比对期望的输出状态和实际的输出状态，判断电路是否正常工作。
边界值测试是指通过在输入信号中使用最大值、最小值、最大不稳定延迟和最小不稳定延迟等极限数据进行测试，以检测电路的极限工作条件下的正确性和可靠性。
四、实验步骤1、搭建基本的时序电路，如触发器、寄存器、计数器等；2、给电路施加不同的输入信号序列，观察电路的输出状态；3、利用逻辑分析仪、示波器等工具，对电路的输入信号和输出信号进行测试；4、对比实际的输出状态和期望的输出状态，判断电路是否正常工作；5、使用边界值测试方法，对电路的极限工作条件下的正确性和可靠性进行测试。
五、实验结果及分析在实验过程中，我们使用了不同的数字集成电路，包括7400、7474、74163等。
实验三 时序逻辑电路 触发器
实验三 时序逻辑电路 触发器一、实验目的1、 熟悉并掌握R-S ，D 触发器的构成，工作原理和功能测试方法2、 学会用D 触发器构造寄存器、加1、减1计数器的方法。
二、实验器件74LS00 二输入端四与非门 1片74LS74 双D 触发器 1片 74LS273 8D 触发器 1片 三、实验内容1、 基本R-S 功能测试：两个TTL 与非门首尾相接构成的基本R-S 的电路如图所示（1） 试按下面的顺序在Sd ，Rd 端加信号：观察并记录Q 、Q 端的状态。
将结果填入下表中，并说明其功能？Sd 0Sd 1Sd 1Sd 1====Rd 1Rd 1Rd 0Rd 1====Sd RdQQ逻辑功能 0 1 1 1 1 0 1 10 脉冲 1脉冲 脉冲(2) 当Sd ,Rd 都接低电平时，观察Q 、Q 端的状态。
当Rd ,Sd 同时由低电平跳为高电平时，注意观察Q 、Q 端的状态，重复3~5次看Q ，Q 端的状态是否相同，以正确理解“不定”状态的含义。
2、维持——阻塞型D 触发器功能测试双D 型正边沿维持——阻塞型触发器74LS74的逻辑符号如图所示。
图中Sd ,Rd 端为异步置1端，置0端（或称异步置位，复位端）。
CP 为时钟脉冲端。
按下面步骤做实验：41 25RdSd6 3Q ＆ ＆Q按图接线，改变输入端Sd、Rd、CP、D端，观察并记录输出端nQ、1n Q+的状态并填表。
1413121110981234567Vcc2Rd2D2CP2Sd2Q2Q1Rd1D1CP1Sd1Q1Q GND74LS743. 74LS27374LS273是一种带清除功能的8D触发器，D0～D7为数据输入端，Q0～Q7为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。
引脚介绍：1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;当1脚为高电平时, 11脚CP（CLK）触发端，锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上引脚图真值表输入输出Sd RdCP DnQ1n Q+0 1 X X 011 0 X X 011 1 ↑0 011 1 ↑ 1 01D触发器逻辑符号Rd6451Sd32 D QQQ。
时序电路实验报告
时序电路实验报告时序电路实验报告引言：时序电路是数字电路中的一种重要类型，它能够根据输入信号的时序关系来控制输出信号的变化。
本次实验旨在通过设计和测试不同类型的时序电路，加深对时序电路原理和应用的理解。
一、实验目的本次实验的主要目的有以下几点：1. 理解时序电路的基本原理和工作方式；2. 学会使用逻辑门和触发器等基本元件构建时序电路；3. 掌握时序电路的设计和测试方法。
二、实验器材和元件1. 实验器材：数字逻辑实验箱、示波器、数字信号发生器等；2. 实验元件：逻辑门（与门、或门、非门）、触发器（RS触发器、JK触发器）、电阻、电容等。
三、实验过程及结果1. 实验一：RS触发器的设计与测试RS触发器是最基本的触发器之一，由两个交叉连接的与门和非门组成。
我们首先根据真值表设计RS触发器的逻辑电路，并使用逻辑门和电阻电容等元件进行实际搭建。
通过输入不同的时序信号，观察输出的变化情况，并记录实验结果。
实验结果表明，RS触发器能够稳定地存储和传递输入信号。
2. 实验二：JK触发器的设计与测试JK触发器是一种改进型的RS触发器，它具有更多的功能和应用。
我们在实验中使用与门和非门构建JK触发器，并通过输入不同的时序信号，观察输出的变化情况。
实验结果表明，JK触发器可以实现存储、传递和翻转等多种功能，具有较高的灵活性和可靠性。
3. 实验三：时钟信号的设计与测试时钟信号是时序电路中非常重要的一种输入信号，它能够控制时序电路的运行和同步。
我们在实验中使用数字信号发生器产生不同频率和占空比的时钟信号，并通过示波器观察和分析实际输出的时序波形。
实验结果表明，时钟信号的频率和占空比对时序电路的运行和输出有着重要的影响。
四、实验总结通过本次实验，我们深入了解了时序电路的基本原理和应用，掌握了时序电路的设计和测试方法。
实验结果表明，时序电路能够根据输入信号的时序关系来控制输出信号的变化，具有较高的可靠性和灵活性。
时序电路在数字电路中起着重要的作用，广泛应用于计算机、通信和控制系统等领域。
实验三 时序逻辑电路
实验三时序逻辑电路学习目标：1、掌握时序逻辑电路的一般设计过程2、掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求3、掌握时序逻辑电路的基本调试方法4、熟练使用示波器和逻辑分析仪观察波形图实验内容：1、广告流水灯（第 9 周课内验收）用触发器、组合函数器件和门电路设计一个广告流水灯，该流水灯由 8 个 LED 组成，工作时始终为 1 暗 7 亮，且这一个暗灯循环右移。
(1) 写出设计过程，画出设计的逻辑电路图，按图搭接电路(2) 将单脉冲加到系统时钟端，静态验证实验电路(3) 将 TTL 连续脉冲信号加到系统时钟端，用示波器观察并记录时钟脉冲 CP、触发器的输出端 Q2、Q1、 Q0 和 8 个 LED 上的波形。
2、序列发生器（第 10 周课内实物验收计数器方案）分别用 MSI 计数器和移位寄存器设计一个具有自启动功能的 01011 序列信号发生器(1) 写出设计过程，画出电路逻辑图(2) 搭接电路，并用单脉冲静态验证实验结果(3) 加入 TTL 连续脉冲，用示波器观察观察并记录时钟脉冲 CLK、序列输出端的波形。
3、4 位并行输入-串行输出曼切斯特编码电路（第10周课内验收，基础要求占70%，扩展要求占30%）在电信与数据存储中, 曼彻斯特编码（Manchester coding），又称自同步码、相位编码（phase encoding，PE），它能够用信号的变化来保持发送设备和接收设备之间的同步，在以太网中，被物理层使用来编码一个同步位流的时钟和数据。
曼彻斯特编码用电压的变化来分辨 0 和 1，从高电平到低电平的跳变代表 0，而从低电平到高电平的跳变代表 1。
信号的保持不会超过一个比特位的时间间隔。
即使是 0 或 1 的序列，信号也将在每个时间间隔的中间发生跳变。
这种跳变将允许接收设备的时钟与发送设备的时钟保持一致，图 3.1 为曼切斯特编码的例子。
设计一个电路，它能自动加载 4 位并行数据，并将这4位数据逐个串行输出（高位在前），每个串行输出位都被编码成曼切斯特码，当 4 位数据全部传输完成后，重新加载新数据，继续传输，如图 3.2 所示。
实验3 时序电路实验
实验三 时序电路实验一、实验目的1、了解触发器构成方法和工作原理。
2、掌握和熟练的应用各种集成触发器。
3、掌握计数器的工作原理。
二、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是组成时序电路的最基本单元，也是数字电路中另一种重要的单元电路，它在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路组成的触发器。
按其逻辑功能分，有R-S 触发器，JK 触发器，D 触发器，T 触发器，T ˊ触发器等。
1．集成D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为：Q n+1 = D ，输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
74LS74是上升沿触发的双D 触发器，其引脚排列见图3.7.1。
74LS74的逻辑功能表见表3.1。
图3.1 74LS74引脚排列表3.1 74LS74功能表2．触发器的应用（1）用触发器组成计数器。
触发器具有0和1两种状态，因此用一个触发器就可以表示一位二进制数。
如果把n 个触发器串起来，就可以表示n 位二进制数。
对于十进制计数器，它的十个数码要求有十个状态，要用四位二进制数来构成。
如图3.2是由D 触发器组成的四位异步二进制加法计数器。
图3.2 D 触发器组成的四位异步二进制加法计数器3．中规模集成计数器74LS161是四位二进制可预置同步计数器，由于它采用4个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图3.3所示管脚符号说明Vcc ：电源正端，接+5VR D：异步置零（复位）端CP ：时钟脉冲 LD ：预置数控制端A 、B 、C 、D ：数据输入端QA 、QB 、QC 、QD ：输出端 RCO ：进位输出端图3.3 74LS161管脚图该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
实验3-1时序逻辑电路设计
实验3-1时序逻辑电路设计实验3时序逻辑电路设计（1）实验内容与步骤：1.设计一个4路扭环计时器电路。
要求：计数器的状态每隔1S变换一次；利用LED1-LED4（低电平驱动）显示计数器。
实验步骤1）新建工程文件夹；2）启动QuartuII；3）选择File->NewProjectWizard，建立新工程；4）要求：工程名与顶层实体名为johnon，器件选择“Cyclone”中的EP1C6Q240C85）File->New->VerilogHDLFile建立Verilog设计文件；modulejohnon(clk,led);inputclk；//输入时钟信号output[3:0]led；//输出计数器计数状态，对应于开发板中的LED1-LED4，低电平点亮reg[3:0]led6）选择Proceing->Start->StartAnalyi&Elaboration对源程序进行语法分析；6）选择Proceing->Start->StartAnalyi&Synthei进行电路综合；7）选择Tool->NetlitViewer->RTLViewer，查看综合后得到的电路；8）选择Aignment->Pin进行器件引脚分配；2.设计一个4路流水灯电路。
要求：（1）全亮与全灭各两次；（2）偶数个灯与奇数个灯轮流亮两次；（3）4个灯逐个亮1次（每次一个灯亮）（4）计数器的状态每隔1S变换一次；利用LED1-LED4（低电平驱动）显示计数器。
moduleledflow(clk,led);inputclk；//输入时钟信号output[3:0]led；//输出计数器计数状态，对应于开发板中的LED1-LED4，低电平点亮。
程序代码可参见课程程序代码文件夹中“流水灯.zip.”中的程序代码。
3.选做：设计一个90S路倒计时电路，用数码管显示倒计时的状态。
时序实验电路三
实验十九四位左/右移位寄存器一、实验目的1．熟悉四位左/右移位寄存器的实验原理, 以及实验电路的连接。
二、根据真值表分析实验结果, 得到简单的电路连接图, 使实验更加简便。
三、了解74LS04.74LS194芯片的基本性能以及使用方法。
四、实验内容1.根据实验原理连接好电路图。
2.实验仪器 : 74LS04.74LS194芯片, 导线若干。
3.连接好电路后, 插上电源, 打开开关, 置KC2于“停止”, 置KC0于“序号”, 选实验序号19。
4.置KC2于“运行”, 置KC1于“单拍”,单拍运行四位左/右移位寄存器, 观察指示灯LS3-LS0、LR3-LR0和LE3-LE0的变化, 并填入表中。
5.若某一拍时, LE3-LE0和LR3-LR0状态不同, 则应停下来及时查纠实验线路。
五、单拍运行全部正确后, 将KC2置于“运行”, KC1置于“连续”, 连续运行四位左/右移位寄存器, 此时应自动重复显示节拍1至节拍17各拍的实验现象。
六、若连续运行速度较快或较慢而不便观察, 则可按需调节运行“周期”。
七、实验原理说明: ①i=0、1.2.3i=0时, D0即为最低位左移入数DL；i=3时, D3即为最高位右移入数DR；②L/ R为左/右移位选择L/ R =0时, 选右移；L/ R =1时, 选左移。
③CLR为清零信号, CLE=“0”时, Qi=“1”。
实验原理图如下:四、实验结果及其分析1．将实验结果填入下表2.实验结果分析实验结果状态表:由本实验可以看出, 74LS194芯片具有左移、右移、并行输出的功能。
实验二十一四位二进制计数器一、实验目的1.熟悉四位二进制异步计数器的实验原理, 以及实验电路的连接。
2.根据真值表分析实验结果, 得到简单的电路连接图, 使实验更加简便。
3.了解74LS161芯片的基本性能以及使用方法。
二、实验内容1.根据实验原理连接好电路图。
2.实验仪器 : 74LS161芯片, 导线若干。
时序逻辑电路
东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第三次实验实验名称：时序逻辑电路院（系）：吴健雄学院专业：工科试验班姓名：学号：实验室: 103实验组别：同组人员：实验时间：2018年11月15 日评定成绩：审阅教师：一、实验目的1.掌握时序逻辑电路的基本原理，会用多种方法设计简单的时序逻辑电路（触发器、计数器、移位寄存器等）。
2.熟悉动态验证的操作，会使用示波器和逻辑分析仪分析时序逻辑电路的运行状况。
3.知道自启动现象的产生原因，能够进行合理设计避免。
二、实验原理1.时序逻辑电路设计的基本步骤。
2.信号发生器、示波器、逻辑分析仪的使用。
三、实验内容必做实验：①广告流水灯用触发器、组合函数器件和门电路设计一个广告流水灯，该流水灯由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
(1) 写出设计过程，画出设计的逻辑电路图，按图搭接电路(2) 将单脉冲加到系统时钟端，静态验证实验电路(3) 将TTL连续脉冲信号加到系统时钟端，用示波器观察并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
答：实验数据①设计电路（真值表、卡诺图、函数表达式、逻辑电路图）(预习时完成)：真值表：卡诺图逻辑化简10nQ +的卡诺图可以得到：nQ Q 001n =+----------------------------------------------------------------------------------------------------------------------11+n Q 的卡诺图：----------------------------------------------------------------------------------------------------------------------12nQ +的卡诺图：2210()n nn n Q Q Q Q ⊕=n 1nn11Q Q Q +⊕=逻辑电路图实物搭建图② 静态验证(预习时完成)： 答：数据分析：①八个状态，所以需要3个触发器②符合真值表和预估情况。
实验三时序逻辑电路PPT课件
实验三、时序逻辑电路 一、实验目的
1.掌握D、JK触发器的逻辑功能和使用
2.掌握中规模集成计数器74LS161、74LS90 的逻辑功能和使用方法。
3.掌握用触发器和中规模集成电路构成任意
进制计数器的方法。
5.比较反馈同步置数法和异步清零法各自的优缺点。
6.总结时序电路的特点及使用体会。
2021
10
注意事项
⒈ CP脉冲一般由函数发生器的TTL端 输出。
⒉ CC4511是CMOS件，不能把管脚悬空 作为高电平处理，5脚为锁存端，一定 正确连接。
2021
11
4
3、用74LS161构成六进制计数器
2021
5
4、74LS90功能管脚图:
2021
6
将二进制和五进制计数器级联可构成十进制计数器：
计数器的输出端 QD QC QB QA为8421BCD 码十进制计数器
2021
计数器的输出端 QA QD QC QB为 5421BCD码十进制 计数器。
7
2021
2021
9
实验报告要求
⒈ 画出用D触发器组成的三进制计数器的电路图。
2.画出用两种不同方法组成的6进制、8进制完整电 路图（包括分频器）。
3.用坐标纸对应时间轴，画出6进制计数器CP、Q0、 Ql、Q2、Q3五个波形的波形图，标出周期，并比较它 们的相位关系。
4.说明同步计数器和异步计数器的区别是什么？
8
三、实验内容
1. 用D触发器（74LS74）设计一个三进制同 步加法计数器，用示波器观察波形。
以下实验内容2和3任选一个: 2. 用74LS161设计一个任意进制计数器，并
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三 时序电路实验
一、实验目的
1、了解触发器构成方法和工作原理。
2、掌握和熟练的应用各种集成触发器。
3、掌握计数器的工作原理。
二、实验原理
触发器是一个具有记忆功能的二进制信息存储器件，是组成时序电路的最基本单元，也是数字电路中另一种重要的单元电路，它在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路组成的触发器。
按其逻辑功能分，有R-S 触发器，JK 触发器，D 触发器，T 触发器，T ˊ触发器等。
1．集成D 触发器
在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为：Q n+1 = D ，输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
74LS74是上升沿触发的双D 触发器，其引脚排列见图3.7.1。
74LS74的逻辑功能表见表3.1。
图3.1 74LS74引脚排列
表3.1 74LS74功能表
2．触发器的应用
（1）用触发器组成计数器。
触发器具有0和1两种状态，因此用一个触发器就可以表示一位二进制数。
如果把n 个触发器串起来，就可以表示n 位二进制数。
对于十进制计数器，它的十个数码要求有十个状态，要用四位二进制数来构成。
如图3.2是由D 触发器组成的四位异步二进制加法计数器。
图3.2 D 触发器组成的四位异步二进制加法计数器
3．中规模集成计数器
74LS161是四位二进制可预置同步计数器，由于它采用4个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图3.3所示
管脚符号说明
Vcc ：电源正端，接+5V
R D
：异步置零（复位）端
CP ：时钟脉冲 LD ：预置数控制端
A 、
B 、
C 、
D ：数据输入端
QA 、QB 、QC 、QD ：输出端 RCO ：进位输出端
图3.3 74LS161管脚图
该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表3.2所示：
CP
R D
S D
3
1
2
3
表3.2 74LS161逻辑功能表
4. 计数器的级联使用
若所要求的进制已超过16，则可通过几个74LS161进行级联来实现，在满足计数条件的情况下有如下方法：
1） 同步联接法：
CP 是共同的，只是把第一级的进位输出RCO 接到下一级的ET 端即可，平时RCO=0则计数器2不能工作，当第一级计满时，RCO=1，最后一个CP 使计数器1清零，同时计数器2计一个数，这种接法速度快，不论多少级相联，CP 的脉宽只要大于每一级计数器延迟时间即可。
其框图如图3.4 2) 异步联接法：
把第一级的进位输出端RCO 接到下一级的CP 端，平时RCO=0则计数器2因没有计数脉冲而不能工作，当第一级计满时，RCO=1，计数器2产生第一个脉冲，开始计第1个数，这种接法速度慢，若多级相联，其总的计数时间为各个计数器延迟时间之和。
其框图如图3.5所示
图3.4 同步联接法框图 图3.5异步联接法框图
三、实验内容
1．测试D 触发器的功能
2．广告流水灯的设计：该系统共有8个灯，其效果始终是7亮1暗，且这1暗灯循环右移或者左移。
提示：74LS74中三个触发器构成异步八进制加法计数器；再将输出Q２Q１Q０分别
与74LS138（3－8译码器）的码端A2A1A0相连，使译码器相继译码。
画出设计图，接电路，观察并分析结果，画出状态转移真值表，以及译码器的功能表。
3．分析以下单脉冲发生器电路的功能，用以下单脉冲发生器的输出作为74LS161的输入，实现实验2（广告流水灯的设计），同时用数码管显示计数的个数。