“DSP技术”第2章内部资源介绍
合集下载
《DSP技术及应用》PPT课件
32
一、主要的DSP芯片种类
1．TI公司的DSP芯片
TI公司常用的DSP芯片可以归纳为三大系列： （ 1 ） TMS320C2000 系 列 ， 称 为 DSP 控 制 器 ， 集 成了flash存储器、高速A/D转换器以及可靠的CAN 模块及数字马达控制的外围模块，适用于三相电动 机、变频器等高速实时工控产品等需要数字化的控 制领域。 （ 2 ） TMS320C5000 系 列 ， 这 是 16 位 定 点 DSP 。 主要用于通信领域，如IP电话机和IP电话网关、数 字式助听器、便携式声音/数据/视频产品、调制解 调器、手机和移动电话基站、语音服务器、数字无 线202电1/6/1、0 小型办公室和家庭办公室的语音和数据系统33 。
工作频率 内 存 容 量 位 长 （ 8 位 /16 位 /32 位） 接口方式（串行/并行）、 工 作 电 压 （ 5V/3.3V 或 其 他 ） 。
2021/6/10
20
器件的选型原则
逻辑控制
2021/6/10
先 确 定 所 用 器 件 ， 如 PLD 、 EPLD或FPGA；
再根据自己的特长和公司芯片 的特点决定采用哪家公司的哪一 系列产品；
1.总体方案设计 DSP应用
DSP系统设计前：
定义系统性能指标
•明确设计任务 •给出设计任务书
选择DSP芯片
功能描述准确
软件编程
硬件设计
功能描述清楚 描述的方式
软件调试
硬件调试
人工语言
系统集成
流程图 算法描述
系统调试
•将2021设/6/10计任务书转化为量化的技术指标。 12
技术指标的确定
系统采样 频率
13系统采样频率信号频率最复杂的算法所需最大时间对实时程度的要求ram的容量数量及程序的长短1632位定点浮点运算系统所要求的精度输入输出端口要求计算控制选定dsp芯片型号16源程序汇编器汇编目标文件链接器连接调试器调试代码转换c语言汇编语言混合语言代码写入eeprom可执行文件软件仺真17性能指标工期成本等dsp芯片adda内存电源逻辑控制通信人机接口总线等18根据是用于控制还是计算目的选择
DSP技术及应用最新版精品课件第2章
第二章：TMS320C54x的硬件结构 ----2.3 中央处理单元（CPU）
2.3.2. CPU运算部件(6个) （1）算术逻辑单元（ALU）
功能：① 完成二进制补码的算术运算： ② ALU可完成布尔运算； ③ 同时完成两个1Hale Waihona Puke bit运算（具有两个16位的ALU）
组成：ALU组成框图见下图 输入：X端（DB、移位器输出）
• 17位并行乘法器，用于单周期乘法/累加(MAC)运算。
• 比较、选择、存储单元(CSSU)：加速Viterbi译码的执行 。
• 指数编码器：在单个周期内计算40位累加器中数值的指数。
•双地址生成器：同时进行三个读操作和一个写操作。
单独的数据地址产生单元（DAGEN） 单独的程序地址产生单元（PAGEN）
第二章：TMS320C54x的硬件结构
表2.2 各种寻址方式所用到的总线
读/写方式
程序读 程序写 单数据读 双数据读 长数据（32 位）读 单数据写 数据读/数据写 双数据读/系数读 外设读 外设写
地址总线
PAB CAB DAB EAB √
√
√
√
√
√①
√②
√
√√
√√
√
√
√
程序总线
数据总线
PB
CB DB EB
（3）桶形移位器
功能：能把输入的数据进行0 ～31bit左移和0 ～16bit右移 用途：位提取、数字定标、扩展算术和溢出保护等 移位数的方式有三种：
▪ 用一个立即数(-16～15)表示。 ▪ 用ST1的ASM位表示，共5位，移位数为-16～15。 ▪ 用T寄存器中最低6位的数值(移位数为-16～31)表示。
Y端（CB、A、B、T） 输出：40位，到A、B 控制或状态：溢出方式 OVM ，C16, C, OVA, OVB, TC
《DSP内部结构》课件
循环展开：通过循环展开，减少循环次数，提高流水线的 执行效率
指令调度：通过指令调度，优化指令顺序，提高流水线的 执行效率
寄存器分配：通过寄存器分配，减少寄存器冲突，提高流 水线的执行效率
内存优化：通过内存优化，减少内存访问次数，提高流水 线的执行效率
并行处理优化
并行处理技术：将任务分解为多个 子任务，同时执行
并行处理技术
并行处理技术是 DSP的核心技术之 一，可以实现多个 任务同时执行
并行处理技术可 以提高DSP的处 理速度和效率， 降低功耗
并行处理技术可 以实现数据的并 行处理，提高数 据处理速度
并行处理技术可 以实现指令的并 行执行，提高指 令执行效率
高速缓存技术
作用：提高DSP的运行速度和效率 原理：将频繁访问的数据存储在高速缓存中，减少对主存的访问次数 特点：速度快、容量小、价格高 应用：在DSP中广泛应用于指令和数据的缓存
数字信号处理单元
算术逻辑单元（ALU）：进 行基本的算术和逻辑运算
添加标题
寄存器组（REG）：存储数 据和指令
添加标题
指令存储器（ROM）：存 储指令
添加标题
输入/输出接口（I/O）：与 外部设备进行数据交换
添加标题
添加标题
添加标题
累加器（ACC）：存储中间 运算结果
添加标题
程序计数器（PC）：指示当 前指令的地址
集成开发环境（IDE）
集成开发环境（IDE）是 DSP编程和开发的重要 工具
常见的IDE包括Keil uVision、IAR Embedded Workbench等
IDE提供了代码编辑、编 译、调试等功能
IDE支持多种编程语言， 如C、C++等
指令调度：通过指令调度，优化指令顺序，提高流水线的 执行效率
寄存器分配：通过寄存器分配，减少寄存器冲突，提高流 水线的执行效率
内存优化：通过内存优化，减少内存访问次数，提高流水 线的执行效率
并行处理优化
并行处理技术：将任务分解为多个 子任务，同时执行
并行处理技术
并行处理技术是 DSP的核心技术之 一，可以实现多个 任务同时执行
并行处理技术可 以提高DSP的处 理速度和效率， 降低功耗
并行处理技术可 以实现数据的并 行处理，提高数 据处理速度
并行处理技术可 以实现指令的并 行执行，提高指 令执行效率
高速缓存技术
作用：提高DSP的运行速度和效率 原理：将频繁访问的数据存储在高速缓存中，减少对主存的访问次数 特点：速度快、容量小、价格高 应用：在DSP中广泛应用于指令和数据的缓存
数字信号处理单元
算术逻辑单元（ALU）：进 行基本的算术和逻辑运算
添加标题
寄存器组（REG）：存储数 据和指令
添加标题
指令存储器（ROM）：存 储指令
添加标题
输入/输出接口（I/O）：与 外部设备进行数据交换
添加标题
添加标题
添加标题
累加器（ACC）：存储中间 运算结果
添加标题
程序计数器（PC）：指示当 前指令的地址
集成开发环境（IDE）
集成开发环境（IDE）是 DSP编程和开发的重要 工具
常见的IDE包括Keil uVision、IAR Embedded Workbench等
IDE提供了代码编辑、编 译、调试等功能
IDE支持多种编程语言， 如C、C++等
第二讲_DSP技术
DSP图像处理技术及应用北方交通大学电子信息工程学院2010年DSP图像处理技术及应用1、课程特点及其目标2、数字图像处理概述3、数字信号处理概述数字信号处理领域组成图DSP常用算法分析数字信号处理系统的组成数字信号处理的优点数字信号处理的实现DSP技术的现状与发展TI DSP的分类及特点数字信号处理概述¾一、选择DSP的原因什么是DSP信号基本概念数字信号处理系统的组成数字信号处理的优点数字信号处理的实现DSP常用算法分析DSP的基本特点¾二、数字信号处理技术的发展概况¾三、ＴI公司DSP产品概述(TMS320 DM642)¾四、DSP开发工具一、选择DSP的原因－－什么是DSP1.广义的理解，称为数字信号处理(Digital SignalProcessing, DSP)，包含大量算法。
通常此类的处理过程需要大量的数学运算。
2. 狭义的理解，称为数字信号处理器(Digital SignalProcessor,DSP 或DSPs)。
针对数字信号处理发展出的快速、高效的数字信号处理器。
信号基本概念模拟信号（Analog Signals）：在时域中，时间和幅值连续变化的信号，例如：声音、温度、压力等等数字信号（Digital Signals）：对模拟信号按一定的时间间隔进行采样，并将采样值进行量化，也即时间和幅值均为离散的信号数字信号处理（Digital Signal Processing）：用数学方法对上述的数字信号进行处理，对信号进行变化或提取相应的信息实时处理（Real-Time）：数字信号处理与信号的输入和输出保持同步非实时处理（Non Real-Time）：先对信号进行采样并存储，然后再对其进行处理数字信号处理器（Digital Signal Processor）：用于实时完成上述数字信号处理的微处理器数字信号处理的优点数字信号处理的优点z可编程性：同一种DSP处理器硬件平台可执行不同的应用程序。
DSP原理及应用 第二章
第 14 页 2011-3-31 22:22
X
2.2 TMS320C54x的总线结构 的总线结构 2．数据总线CB 、DB和EB 数据总线CB DB和 3条数据总线分别与不同功能的内部单元相连接。 条数据总线分别与不同功能的内部单元相连接。 如 ： CPU 、 程序地址 产生逻辑 PAGEN、 数据地址 CPU、 程序地址产生逻辑 产生逻辑PAGEN 、 产生逻辑 DAGEN、片内外设和数据存储器等。 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； CB和DB用来传送从数据存储器读出的数据 用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 EB用来传送写入存储器的数据 用来传送写入存储器的数据。 3．地址总线PAB、CAB、DAB和EAB 地址总线PAB、CAB、DAB和 用来提供执行指令所需的地址。 用来提供执行指令所需的地址。
2011-3-31 22:22
第2页
X
2.1 TMS320C54x的特点和硬件组成框图 TMS320C54x的特点和硬件组成框图
TMS320 54x 简称C54x TMS320C54x（简称C54x）是TI公司为实现 320C TI公司为实现 低功耗、高速实时信号处理而专门设计的 位定点 低功耗、高速实时信号处理而专门设计的16位定点 而专门设计的16 数字信号处理器，采用改进的哈佛结构，具有高度 数字信号处理器，采用改进的哈佛结构 具有高度 哈佛结构， 的操作灵活性和运行速度， 的操作灵活性和运行速度，适应于远程通信等实时 嵌入式应用的需要，现已广泛地应用于无线电通信 嵌入式应用的需要， 系统中。 系统中。
第 13 页
2011-3-31 22:22
X
2.2 TMS320C54x的总线结构 的总线结构 1．程序总线PB 程序总线PB 主要用来传送取自程序存储器的指令代码和立即 操作数。 操作数。 PB总线既可以将程序空间的操作数据(如系数表) PB总线既可以将程序空间的操作数据 如系数表) 总线既可以将程序空间的操作数据( 送至数据空间的目标地址中，以实现数据移动， 送至数据空间的目标地址中，以实现数据移动，也可 以将程序空间的操作数据传送乘法器和加法器中， 以将程序空间的操作数据传送乘法器和加法器中，以 便执行乘法-累加操作。 便执行乘法-累加操作。
X
2.2 TMS320C54x的总线结构 的总线结构 2．数据总线CB 、DB和EB 数据总线CB DB和 3条数据总线分别与不同功能的内部单元相连接。 条数据总线分别与不同功能的内部单元相连接。 如 ： CPU 、 程序地址 产生逻辑 PAGEN、 数据地址 CPU、 程序地址产生逻辑 产生逻辑PAGEN 、 产生逻辑 DAGEN、片内外设和数据存储器等。 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； CB和DB用来传送从数据存储器读出的数据 用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 EB用来传送写入存储器的数据 用来传送写入存储器的数据。 3．地址总线PAB、CAB、DAB和EAB 地址总线PAB、CAB、DAB和 用来提供执行指令所需的地址。 用来提供执行指令所需的地址。
2011-3-31 22:22
第2页
X
2.1 TMS320C54x的特点和硬件组成框图 TMS320C54x的特点和硬件组成框图
TMS320 54x 简称C54x TMS320C54x（简称C54x）是TI公司为实现 320C TI公司为实现 低功耗、高速实时信号处理而专门设计的 位定点 低功耗、高速实时信号处理而专门设计的16位定点 而专门设计的16 数字信号处理器，采用改进的哈佛结构，具有高度 数字信号处理器，采用改进的哈佛结构 具有高度 哈佛结构， 的操作灵活性和运行速度， 的操作灵活性和运行速度，适应于远程通信等实时 嵌入式应用的需要，现已广泛地应用于无线电通信 嵌入式应用的需要， 系统中。 系统中。
第 13 页
2011-3-31 22:22
X
2.2 TMS320C54x的总线结构 的总线结构 1．程序总线PB 程序总线PB 主要用来传送取自程序存储器的指令代码和立即 操作数。 操作数。 PB总线既可以将程序空间的操作数据(如系数表) PB总线既可以将程序空间的操作数据 如系数表) 总线既可以将程序空间的操作数据( 送至数据空间的目标地址中，以实现数据移动， 送至数据空间的目标地址中，以实现数据移动，也可 以将程序空间的操作数据传送乘法器和加法器中， 以将程序空间的操作数据传送乘法器和加法器中，以 便执行乘法-累加操作。 便执行乘法-累加操作。
DSP原理及应用2-2
Dspsl
§1.7.1
程序计数器PC
定义：16位计数器 作用：保存内部或外部程序存储器的地址 例： 即将取值的某条指令 即将访问的某个16位立即操作数 即将访问的系数表在程序存储器中地址
Dspsl
§1.7.1
表1-16
程序计数器PC
加载地址到PC的几种途径
B[D] pmad
条件分支转移指令
Dspsl
ST1寄存器
状态寄存器ST1(1)
Dspsl
§1.7.6 复位操作
复位RS是一个不可屏蔽的外部中断， 任何时候复位，都会使‘C54ｘ进入一已知状态 （Watchdog问题）。 RS至少5个时钟周期的低电平。 复位后，处理器从FF80ｈ开始执行程序。
Dspsl
模拟-数字-模拟信号的过程
• (1) 来自外部中断输入口的外部硬 • 件中断信号 • (2) 受片内外围电路信号触发的内 • 部硬件中断信号
Dspsl
中断类型
可屏蔽中断：可以用软件屏蔽或开放的硬件或软 件中断，16个（SINT15～SINT30） ‘C541(9个)： INT3 , INT2, INT1, INT0,RINT0, XINT0, RINT1, XINT1, TINT 非屏蔽中断：RS、NMI RS是一个对C54x所有操作方式影响的非屏蔽 中断 NMI不会对C54x任何操作方式产生影响，响应 时所有其他中断将禁止。
Dspsl
两个中断寄存器
中断标志寄存器IFR 中断屏蔽寄存器IMR 两个寄存器每位所代表的中断是一样的，作用不 同。
Dspsl
中断标志寄存器IFR
存储器映象的CPU寄存器 例：‘C5402 IFR/IMR
Dspsl
中断标志清零
§1.7.1
程序计数器PC
定义：16位计数器 作用：保存内部或外部程序存储器的地址 例： 即将取值的某条指令 即将访问的某个16位立即操作数 即将访问的系数表在程序存储器中地址
Dspsl
§1.7.1
表1-16
程序计数器PC
加载地址到PC的几种途径
B[D] pmad
条件分支转移指令
Dspsl
ST1寄存器
状态寄存器ST1(1)
Dspsl
§1.7.6 复位操作
复位RS是一个不可屏蔽的外部中断， 任何时候复位，都会使‘C54ｘ进入一已知状态 （Watchdog问题）。 RS至少5个时钟周期的低电平。 复位后，处理器从FF80ｈ开始执行程序。
Dspsl
模拟-数字-模拟信号的过程
• (1) 来自外部中断输入口的外部硬 • 件中断信号 • (2) 受片内外围电路信号触发的内 • 部硬件中断信号
Dspsl
中断类型
可屏蔽中断：可以用软件屏蔽或开放的硬件或软 件中断，16个（SINT15～SINT30） ‘C541(9个)： INT3 , INT2, INT1, INT0,RINT0, XINT0, RINT1, XINT1, TINT 非屏蔽中断：RS、NMI RS是一个对C54x所有操作方式影响的非屏蔽 中断 NMI不会对C54x任何操作方式产生影响，响应 时所有其他中断将禁止。
Dspsl
两个中断寄存器
中断标志寄存器IFR 中断屏蔽寄存器IMR 两个寄存器每位所代表的中断是一样的，作用不 同。
Dspsl
中断标志寄存器IFR
存储器映象的CPU寄存器 例：‘C5402 IFR/IMR
Dspsl
中断标志清零
dsp2_2
名
称
优先级 — —
功 能 描 述 用户定义，软中断 用户定义，软中断
INT13 INT14
15 16 17 18 19 20 21 22 23 24
1Eh 20h 22h 24h 26h 28h 2Ah 2Ch 2Eh 30h
INT15 INT16 TRAP
NMI
— — — 3 2 — — — — —
2.4.1.3 微堆栈MSTACK
在CPU执行块操作时，要使用PC作为第一个操 作数的地址增量，而用ARAU产生第2个操作数
地址，因此这时要使用一个微堆栈（只有一级
的堆栈）MSTACK来暂时保存“返回地址” （下条指令对应的PC值）。这种操作开始时， PC +1[或PC + 2]—〉MSPACK，首操作数地 址 —〉PC，块操作，…，结束，MSTACK —〉 PC。
定时器控制寄存器TCR
D15～D12 Reserved――保留位,总是读作0。 D11、D10 D9～D6
PSC――定时器预置分频计数器。该4位指定定时器的当前预置分频 计数值。当PSC值大于0时，在每个CLKOUT1周期，PSC减1，在PSC 减到0后的下一个CLKOUR1周期，将TDDR的内容装载到PSC，同时 TIM减1。 TRB――定时器重新装载位。当TRB置1时，将TDDR中的值装载到 PSC，PRD中的值装载到TIM。读出时该位总是0。 TSS――定时器停止状态位。 0 启动或重新启动定时器。复位时TSS为0。 1 停止定时器。
条件判断的分支(BCND,BANZ)、调用(CC)和
返回(RETC)指令，这给程序的编制和控制带来
了很大的方便。
可测试（判断）的条件
EQ： ACC = 0 ，累加器内容为0； NEQ：ACC≠ 0， 累加器不为0； LT： ACC < 0 ，累加器内容小于0； LEQ： ACC≤ 0，累加器小于等于0； GT： ACC > 0 ，累加器内容大于0； GEQ：ACC≥ 0，累加器大于等于0； C： C = 1 ， 进位等于1； NC： C = 0， 进位位等于0；
《DSP内部结构》PPT课件
AA==FFFF
00112233
44556677HH
26
2. 算术逻辑运算单元 (ALU)
• ALU如何获取数据
要
• ALU输出送往何方
点
• 溢出怎么办
• 进位位的作用
• 什么是双16位算术运算
27
28
TMS320C54x使用40位算术逻辑单元（ALU）和两 个40位累加器（ACCA和ACCB）来完成算术运算 和逻辑运算，且大多数都是单周期指令。ALU可 使用以下输入:
程序 总线 PB
△
△
数据总线
CB
DB
EB
△
△
△
△
△(h △ w) （lw）
△
△
△
△
△
△
△
三、C54x芯片的CPU结构
40位算术逻辑运算单元（ALU）
2个40位累加器A和B
包 括
移位-16～31位的桶形移位寄存器 乘法器/加法器单元 比较和选择及存储单元（CSSU）
指数编码器
CPU状态和控制寄存器
19
30
进位位的作用： 进行算术运算时，累加器的第31位向第32位有 进位或借位时，反映在C。 加法有进位，减法无借位时为1。
在状态寄存器ST1中的C16位置1时,ALU能起两个 16-bitALUs的作用，可同时完成两个16-bit运算
31
3．桶形移位器的功能
• 桶形移位器能把输入的数据进行0到31bits 的左移和0到16bits的右移。所移的位数由 ST1中的移位数域（ASM）或被指定作为 移位数寄存器的暂存器（TREG）或由指 令决定。
采用的技术 器件代号 版本 封装 温度范围 速度 C=CMOS E=CMOS EPROM F=CMOS Flash EEPROM LC=低电压CMOS(3.3V) LF=低电压Flash EEPROM VC=低电压CMOS[(3.3V)/2.5V核] UC=低电压CMOS[(3.3V)/1.8V核]
DSP原理及应用第2章ppt课件
精选课件ppt
4
3. 片内存储器
内部配置数量不同的RAM和ROM存 储器，有的芯片还配有闪烁存储器Flash。
利用闪烁存储器存储程序，不仅能降 低成本，减小体积，而且系统升级也比较 方便。
精选课件ppt
5
4. 片内资源配置
DSP芯片资源配置比较灵活。 目前该系列已有10多种不同配置的芯片。
精选课件ppt
累加器32位
输出移位器
16位到数据总线
精选课件ppt
26
移位方法：
左移，移位时高位丢失，低位补0
例：
3 C F 0 F A0 3
累加器： 0011 1100 1111 0000 1111 1010 0000 0101 左移6位：0011 1100 0011 1110 1000 0001 0100 0000
• 12路PWM
• 3路加/减计数器 • 多种比较单元等
• 扩展外设
• ADC/DAC
• 6 EXT-INTERRUPTs、28 GLOBAL I/Os
• 多种通信口
精选课件ppt
11
TMS320C2812:
1) 主频150MHz 核电压1.8V/1.9V Flash 编程电压3.3V 2) CPU ：32位 支持c/c++、汇编语言，可寻址4M空间的 程序和4M空间的数据
6
表1-1 TMS320C2000内部资源配置
TMS320C2000 指令周期 （ns）
片内RAM （字）
C203
25/35/50 544
C204
25/35/50 544
C205
25/35/50 4.5K
F206
25/35/50 4.5K
DSP课件 DSP Lecture2课件
Registers for EVA/EVB 58 configuration registers for using the EVA/EVB modules
Registers for ADC
25 configuration registers for using the ADC module
Registers for SPI Registers for SCI
将一个数从某个位数符号扩展到一个更大的位数很简单只需要将符号位复制到新格式新增的高端各位即可例如为了将一个8位的数符号扩展到16位只需将8位数的第7位复制到16位数的第815位即可
DSP Principles and Applications
Lecture 2: System configurations
initialization.
Configuration Registers
DSP Principles and Applications
ST0, ST1
Status and Control Registers
SCSR1, SCSR2, WSCR, Flash control,…
IFR, IMR, PIE, PIVR, PIRQ1, PIRQ2, PIACKR0, PIACKR1, XINT1CR, XINT2CR
Carry bit. C is set to 1 if the result of an addition generates a carry, or reset to 0 if the result of a subtraction generates a borrow. Otherwise, C is reset after an addition or set after a subtraction, except if the instruction is ADD or SUB with a 16-bit shift. In these cases, ADD can only set and SUB can only reset the carry bit, but cannot affect it otherwise. The singlebit shift and rotate instructions also affect C, as well as the SETC, CLRC, and LST #1 instructions. Branch instructions have been provided to branch on the status of C. C is set to 1 on a reset.
第2章DSP芯片的基本结构和特征-28页精选文档
第2章DSP芯片的基本结构和特征2.1 引言可编程DSP芯片是一种具有特殊结构的微处理器，为了达到快速进行数字信号处理的目的，DSP芯片一般都具有程序和数据分开的总线结构、流水线操作功能、单周期完成乘法的硬件乘法器以及一套适合数字信号处理的指令集。
本章将首先介绍DSP芯片的基本结构，然后介绍TI公司的各种DSP芯片的特征，最后简要介绍其他公司的DSP芯片的特点。
2.2 DSP芯片的基本结构为了快速地实现数字信号处理运算，DSP芯片一般都采用特殊的软硬件结构。
下面以TMS320系列为例介绍DSP芯片的基本结构。
TMS320系列DSP芯片的基本结构包括：（1）哈佛结构；（2）流水线操作；（3）专用的硬件乘法器；（4）特殊的DSP指令；（5）快速的指令周期。
这些特点使得TMS320系列DSP芯片可以实现快速的DSP运算，并使大部分运算（例如乘法）能够在一个指令周期内完成。
由于TMS320系列DSP芯片是软件可编程器件，因此具有通用微处理器具有的方便灵活的特点。
下面分别介绍这些特点是如何在TMS320系列DSP芯片中应用并使得芯片的功能得到加强的。
2.2.1 哈佛结构哈佛结构是不同于传统的冯·诺曼（V on Neuman）结构的并行体系结构，其主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。
与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线，从而使数据的吞吐率提高了一倍。
而冯·诺曼结构则是将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址。
取指令和取数据都访问同一存储器，数据吞吐率低。
在哈佛结构中，由于程序和数据存储器在两个分开的空间中，因此取指和执行能完全重叠运行。
为了进一步提高运行速度和灵活性，TMS320系列DSP芯片在基本哈佛结构的基础上作了改进，一是允许数据存放在程序存储器中，并被算术运算指令直接使用，增强了芯片的灵活性；二是指令存储在高速缓冲器（Cache）中，当执行此指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。
DSP原理与应第二章
片内外设引起的硬件中断。 软件中断：由程序指令所引起的中断。 可屏蔽中断：SINT15~SINT0。 非屏蔽中断：包括所有的软件中断和两个外部
硬件中断RS、NMI。 中断管理优先级： 11~16个固定级。
第2章 TMS320C54x的硬件结 构
2.2 ’C54x的内部总线结构
TMS320C54x的结构是以8组16位总线为核心， 形成了支持高速指令执行的硬件基础。
第2章 TMS320C54x的硬件结 构
3. 各部分的功能
⑤ 程序存储器ROM
可由ROM和RAM配置而成，即程序空间可以 定义在ROM上，也可以定义在RAM中。
当需要高速运行的程序时，可将片外ROM中的 程序调入到片内RAM中，以提高程序的运行速度， 降低对外部ROM的速度要求，增强系统的整体抗 干扰性能。
第2章 TMS320C54x的硬件结构
2.1 ’C54x的基本结构 2.2 ’C54x的内部总线结构 2.3 ’C54x的中央处理器 2.4 ’C54x的存储空间结构
第2章 TMS320C54x的硬件结 构
2.1 ’C54x的基本结 构
TMS320C54x（简称’C54x）是TI公司为实 现低功耗、高速实时信号处理而专门设计的16位定
TMS320C54x的硬件结构图
系统 控制 接口
PAB PB CAB CB DAB DB EAB EB
系统控制
乘法 累加器
CPU
PAGEN 程序地址生成器
DAGEN
数据地址生成器
特殊功能 寄存器
程序存储器 数据存储器
串行口 并行口 定时器 计数器
中断
算术/逻辑 运算单元
比较器
桶形 移位器
外部 存储器
第2章 TMS320C54x的硬件结 构
硬件中断RS、NMI。 中断管理优先级： 11~16个固定级。
第2章 TMS320C54x的硬件结 构
2.2 ’C54x的内部总线结构
TMS320C54x的结构是以8组16位总线为核心， 形成了支持高速指令执行的硬件基础。
第2章 TMS320C54x的硬件结 构
3. 各部分的功能
⑤ 程序存储器ROM
可由ROM和RAM配置而成，即程序空间可以 定义在ROM上，也可以定义在RAM中。
当需要高速运行的程序时，可将片外ROM中的 程序调入到片内RAM中，以提高程序的运行速度， 降低对外部ROM的速度要求，增强系统的整体抗 干扰性能。
第2章 TMS320C54x的硬件结构
2.1 ’C54x的基本结构 2.2 ’C54x的内部总线结构 2.3 ’C54x的中央处理器 2.4 ’C54x的存储空间结构
第2章 TMS320C54x的硬件结 构
2.1 ’C54x的基本结 构
TMS320C54x（简称’C54x）是TI公司为实 现低功耗、高速实时信号处理而专门设计的16位定
TMS320C54x的硬件结构图
系统 控制 接口
PAB PB CAB CB DAB DB EAB EB
系统控制
乘法 累加器
CPU
PAGEN 程序地址生成器
DAGEN
数据地址生成器
特殊功能 寄存器
程序存储器 数据存储器
串行口 并行口 定时器 计数器
中断
算术/逻辑 运算单元
比较器
桶形 移位器
外部 存储器
第2章 TMS320C54x的硬件结 构
DSP应用技术之二.ppt
数字信号处理系列课程
—— DSP应用技术
数字信号处理系列课程
—— DSP应用技术
2.2.2 系统配置寄存器
TMS320C20x芯片没有系统配置寄存器。 TMS320C240x的系统配置寄存器包括系统控制和状态 寄存器—SCSR1，SCSR2。这两个寄存器均为存储器映射 寄存器，分别对240x的系统信号和片内外设模块进行选 择配置。
1
CLKOUT pin has Watchdog clock as the output
CLKPS2 CLKPS1 CLKPS0 System Clock Frequency
0
0
0
4 x Fin
0
0
1
2 x Fin
0
1
0
1.33 x Fin
0
1
1
1 x Fin
1
0
0
0.8 x Fin
1
0
1
0.66 x Fin
11
10
9 8 765 4 321 0
ARB
CNF TC SXM C 1 1 1 1 XF 1 1 1 PM
R/W–x
R/W–0 R/W–x R/W–1 R/W–1
R/W–x
R/W–x
注：R表示可读，W表示可写，－x表示复位后的值
数字信号处理系列课程
—— DSP应用技术
数字信号处理系列课程
—— DSP应用技术
数字信号处理系列课程
—— DSP应用技术
2.2 TMS320C2000内部结构
TMS320C2000系列DSP芯片采用改进的哈佛结构， 其程序总线存储器和数据存储器分别独立，有各自的总 线结构，并允许互访。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
除了MPYU指令，所 有的乘法指令都执行 有符号的乘法操作。
16 Multiplication section
16 TREG Multiplier 16× 16 PREG 32 Product shifter(32bits) 32 16 中央算术逻辑 单元
MUX 16
数据写总线
湖南文理学院电信学院 《DSP技术》 叶华
移位器的输入来源
移位量的来源
数据读总线(DRDB)， 该输入值来自指令 操作数据所引用的 数据存储单元；
程序读总线(PRDB), 改输入是指令操作 数给出的常数。
嵌在指令字中的常数。 把移位量放在指令字中， 该程序代码使用特定的 数据比例； 临时寄存器TREG的提 位。根据TREG的值移 位，数据的定标因子是 动态确定的，可适应不 同的系统要求。
号位，以生成一个Q31的乘积
对乘积结果进行定标，以使得运行128次的乘积累加器不会溢出
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器相关指令及操作
用LT指令将数据从数据总线载入TREG提供1操作数，MPY指令提 供第2个操作数或从数据总线上得到。
PM
ARB辅助寄存器指针缓冲器：当ARP被加载到ST0，除了使用
LST指令外，原有的ARP值被复制到ARB中；当通过LST #1指令 加载ARB时，把相同的值复制到ARP。
中央处理单元(CPU)
输入定标器
乘法单元
中央算术逻辑单元
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
1、输入定标移位器
是一个16位到32位的滚动式
程 序 读 总 线 16 Input scaling section
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法定标移位器(PSCALE)
输入：该移位器的32位输入连到PREG的输出。 输出：完成移位后，全部32位送到CALU，或将结果的16位存到数 据存储器。 移位模式：该移位器可用4中移位模式，这些模式由状态寄存器 ST1的乘积移位方式(PM)位确定。
输入移位器 接收数据 左移8位后的 输出值 (SXM=0)
XXXX
AF11 32
00AF
1100
(a)
湖南文理学院电信学院 《DSP技术》 叶华
(b)
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
2、乘法器
数 据 读 总 线 16
程 序 读 总 线 16
16×16位的硬件乘法 器，在单个周期内产 生一个32位乘积结果 的有符号或无符号数；
数 据 读 总 线 16
左向移位器；
能将输入的16位数据的0～ 15位在本周期内向左移位以 得到32位的输出；
MUX 16
31
16 15 Input shifter (32bits) 32 中央算术逻辑 单元
0
本操作不需要额外的周期。
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
2.1 TMS320LF240x DSP的CPU内部功能模块 介绍
15 ST0 ARP 15 ST1 ARP 13 13 12 OV 12 CNF 11 OVM 11 TC 10 1 10 SXM 9 INTM 9 C 8 1 7 1 6 1 5 1 8 DP 4 XF 3 1 2 1 1 0 0
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能模块 介绍
累加器(ACC)
功能：对送到ACC的CALU的运算结果进行单个移位和循环操作。 输入：CALU的运算结果。 输出：ACC的高16位和低16位中任何一个都可送到输出定标移位器，经 定标移位后存入数据存储器。
使用MPY指令时，可以对一个13位的立即数进行操作，每两个指 令周期得到一个乘积。
代码执行多路乘法和乘积求和运算时，CPU支持流水线操作。
操作 把通过CALU得到的前次乘积结果装载到TREG 把PREG的值装载入ACC 把PREG的值加载到ACC
指令 LT LTP LTA
DMOV,LTD
LTS
把PREG的值加到ACC，移位TREG输入数据到数据存储器的下一地址
当前AR存放被访问的数据存储器的地址，根据指令
的需要分别向数据读/写地址总线读/写数据，使用完 该数据后，当前AR的内容可以被ARAU增减，可实
现无符号16位算术运算。
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
ARAU可执行的操作
数据存储器 位置 (b)
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
4、辅助寄存器算术逻辑单元(ARAU)
在CALU操作的同时执行8个辅助寄存器(AR7~AR0)
上的算术运算。
8个辅助寄存器提供了灵活而有效的间接寻址。 通过把数值0~7写入状态寄存器ST0第3位的辅助寄存 器指针(ARP)，选择一个辅助寄存器作为当前AR。
介绍
2.2 存储器和I/O空间
2.3 系统配置和中断
2.4 程序控制
湖南文理学院电信学院 《DSP技术》 叶华
第2章： TMS320LF240x DSP内部资源介绍
重点： TMS320LF240x DSP CPU控制器的内部功能模块；存储器和I/O
空间；系统配置和中断；程序控制工作原理
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器的输入
乘法器的输出
16 位 临 时 寄 存 器 (TREG)， 在 乘 法 之 前把数据读总线的 值加载到TREG；
数据读总线的数据 存储器值和程序读 总线的程序存储器 值。
两个输入值相乘后的32 位结果保存在乘积寄存 器(PREG)中； PREG的输出连接到32 位的乘积定标移位器 (PSCALE)，通过 PSCALE将乘积结果送 到CALU或数据存储器。
将AR0的内容与当前AR的内容进 行比较，并把结果放入状态寄存 器ST1的测试/控制位TC(CMPR指
令)。结果经数据写总线DWEB传
送到TC。
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
5、状态寄存器
两个状态寄存器ST0和ST1，含有各种状态和控制位；
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
中央算术逻辑单元(CALU)
运算功能：16位加、16位减、布尔逻辑操作、位测试、移动
和循环。
输入：一个由累加器提供，另一个由乘积定标移位器或输入 数据定标移位器提供。
输出：其结果送至32位累加器，进行移位。 相关状态位：符号扩展模式位SXM(ST1第10位)确定CALU是 否进行符号扩展。SXM=0，抑制符号扩展；SXM=1，进行符 号扩展。
平行并累加前次乘积指令SQRA和平方并减去前次乘积指令SQRS 传送相同的数到乘法器的两个输入端，以对一个数据存储器单元的 值进行平方运算。
存储乘积的高字节指令SPH和低字节指令SPL，可将装入PREG的 32位乘积结果传送到CALU单元或数据存储器。
在执行中断服务程序前必须对PREG的值进行保存。
DSP技术
湖南文理学院电信学院 《DSP技术》 叶华
小测验
1） DSP的基本特点
2）什么是哈佛结构 ?（并画出示意图）
3） DSP与单片机的主要区别
湖南文理学院电信学院 《DSP技术》 叶华
第2章： TMS320LF240x DSP内部资源介绍
2.1 TMS320LF240x DSP的CPU内部功能模块
相关状态位
状态寄存器 ST1第9位 说明 C=0:减结果产生借位/加结果未产生进位；C=1:加结果产生进位/减结果 未产生借位；左移或左循环，ACC最高位送至C，否则最低位送至C。
状态位 进位位C
溢出方式位OVM
ST0第11位
决定ACC如何反映算术运算的溢出。OVM=1:正溢出，ACC填充最大 正数，否则填充最大负数；OVM=0:正常溢出。
从ACC中减去PREG的值
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器相关指令及操作
乘且累加并带动数据移动指令MAC和MACD充分利用了乘法器的 计算宽度，允许两个操作数被同时处理。
无符号乘法运算MPYU指令执行大大方便了用于扩展精度的算术运 算。
辅助寄存器的用途
将辅助寄存器值增、减1，或者增、 减一个变址量(借助任何支持间接
数据存储器地址存储器； 通过CMPR指令，使辅
寻址的指令)。
助寄存器支持条件分支、
调用及返回；
使辅助寄存器的值加/减一个常数 (ADRK/SBRK指令)，该常数是指 令字的低8位。
用作暂存单元； 用作软件计数器，按需 要对其进行加、减。
积 移 位 器 32
MUX 32
16 Multiplication section
16 TREG Multiplier 16× 16 PREG 32 Product shifter(32bits) 32 16 中央算术逻辑 单元
MUX 16
数据写总线
湖南文理学院电信学院 《DSP技术》 叶华
移位器的输入来源
移位量的来源
数据读总线(DRDB)， 该输入值来自指令 操作数据所引用的 数据存储单元；
程序读总线(PRDB), 改输入是指令操作 数给出的常数。
嵌在指令字中的常数。 把移位量放在指令字中， 该程序代码使用特定的 数据比例； 临时寄存器TREG的提 位。根据TREG的值移 位，数据的定标因子是 动态确定的，可适应不 同的系统要求。
号位，以生成一个Q31的乘积
对乘积结果进行定标，以使得运行128次的乘积累加器不会溢出
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器相关指令及操作
用LT指令将数据从数据总线载入TREG提供1操作数，MPY指令提 供第2个操作数或从数据总线上得到。
PM
ARB辅助寄存器指针缓冲器：当ARP被加载到ST0，除了使用
LST指令外，原有的ARP值被复制到ARB中；当通过LST #1指令 加载ARB时，把相同的值复制到ARP。
中央处理单元(CPU)
输入定标器
乘法单元
中央算术逻辑单元
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
1、输入定标移位器
是一个16位到32位的滚动式
程 序 读 总 线 16 Input scaling section
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法定标移位器(PSCALE)
输入：该移位器的32位输入连到PREG的输出。 输出：完成移位后，全部32位送到CALU，或将结果的16位存到数 据存储器。 移位模式：该移位器可用4中移位模式，这些模式由状态寄存器 ST1的乘积移位方式(PM)位确定。
输入移位器 接收数据 左移8位后的 输出值 (SXM=0)
XXXX
AF11 32
00AF
1100
(a)
湖南文理学院电信学院 《DSP技术》 叶华
(b)
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
2、乘法器
数 据 读 总 线 16
程 序 读 总 线 16
16×16位的硬件乘法 器，在单个周期内产 生一个32位乘积结果 的有符号或无符号数；
数 据 读 总 线 16
左向移位器；
能将输入的16位数据的0～ 15位在本周期内向左移位以 得到32位的输出；
MUX 16
31
16 15 Input shifter (32bits) 32 中央算术逻辑 单元
0
本操作不需要额外的周期。
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
2.1 TMS320LF240x DSP的CPU内部功能模块 介绍
15 ST0 ARP 15 ST1 ARP 13 13 12 OV 12 CNF 11 OVM 11 TC 10 1 10 SXM 9 INTM 9 C 8 1 7 1 6 1 5 1 8 DP 4 XF 3 1 2 1 1 0 0
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能模块 介绍
累加器(ACC)
功能：对送到ACC的CALU的运算结果进行单个移位和循环操作。 输入：CALU的运算结果。 输出：ACC的高16位和低16位中任何一个都可送到输出定标移位器，经 定标移位后存入数据存储器。
使用MPY指令时，可以对一个13位的立即数进行操作，每两个指 令周期得到一个乘积。
代码执行多路乘法和乘积求和运算时，CPU支持流水线操作。
操作 把通过CALU得到的前次乘积结果装载到TREG 把PREG的值装载入ACC 把PREG的值加载到ACC
指令 LT LTP LTA
DMOV,LTD
LTS
把PREG的值加到ACC，移位TREG输入数据到数据存储器的下一地址
当前AR存放被访问的数据存储器的地址，根据指令
的需要分别向数据读/写地址总线读/写数据，使用完 该数据后，当前AR的内容可以被ARAU增减，可实
现无符号16位算术运算。
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
ARAU可执行的操作
数据存储器 位置 (b)
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
4、辅助寄存器算术逻辑单元(ARAU)
在CALU操作的同时执行8个辅助寄存器(AR7~AR0)
上的算术运算。
8个辅助寄存器提供了灵活而有效的间接寻址。 通过把数值0~7写入状态寄存器ST0第3位的辅助寄存 器指针(ARP)，选择一个辅助寄存器作为当前AR。
介绍
2.2 存储器和I/O空间
2.3 系统配置和中断
2.4 程序控制
湖南文理学院电信学院 《DSP技术》 叶华
第2章： TMS320LF240x DSP内部资源介绍
重点： TMS320LF240x DSP CPU控制器的内部功能模块；存储器和I/O
空间；系统配置和中断；程序控制工作原理
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器的输入
乘法器的输出
16 位 临 时 寄 存 器 (TREG)， 在 乘 法 之 前把数据读总线的 值加载到TREG；
数据读总线的数据 存储器值和程序读 总线的程序存储器 值。
两个输入值相乘后的32 位结果保存在乘积寄存 器(PREG)中； PREG的输出连接到32 位的乘积定标移位器 (PSCALE)，通过 PSCALE将乘积结果送 到CALU或数据存储器。
将AR0的内容与当前AR的内容进 行比较，并把结果放入状态寄存 器ST1的测试/控制位TC(CMPR指
令)。结果经数据写总线DWEB传
送到TC。
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
5、状态寄存器
两个状态寄存器ST0和ST1，含有各种状态和控制位；
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
中央算术逻辑单元(CALU)
运算功能：16位加、16位减、布尔逻辑操作、位测试、移动
和循环。
输入：一个由累加器提供，另一个由乘积定标移位器或输入 数据定标移位器提供。
输出：其结果送至32位累加器，进行移位。 相关状态位：符号扩展模式位SXM(ST1第10位)确定CALU是 否进行符号扩展。SXM=0，抑制符号扩展；SXM=1，进行符 号扩展。
平行并累加前次乘积指令SQRA和平方并减去前次乘积指令SQRS 传送相同的数到乘法器的两个输入端，以对一个数据存储器单元的 值进行平方运算。
存储乘积的高字节指令SPH和低字节指令SPL，可将装入PREG的 32位乘积结果传送到CALU单元或数据存储器。
在执行中断服务程序前必须对PREG的值进行保存。
DSP技术
湖南文理学院电信学院 《DSP技术》 叶华
小测验
1） DSP的基本特点
2）什么是哈佛结构 ?（并画出示意图）
3） DSP与单片机的主要区别
湖南文理学院电信学院 《DSP技术》 叶华
第2章： TMS320LF240x DSP内部资源介绍
2.1 TMS320LF240x DSP的CPU内部功能模块
相关状态位
状态寄存器 ST1第9位 说明 C=0:减结果产生借位/加结果未产生进位；C=1:加结果产生进位/减结果 未产生借位；左移或左循环，ACC最高位送至C，否则最低位送至C。
状态位 进位位C
溢出方式位OVM
ST0第11位
决定ACC如何反映算术运算的溢出。OVM=1:正溢出，ACC填充最大 正数，否则填充最大负数；OVM=0:正常溢出。
从ACC中减去PREG的值
湖南文理学院电信学院 《DSP技术》 叶华
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器相关指令及操作
乘且累加并带动数据移动指令MAC和MACD充分利用了乘法器的 计算宽度，允许两个操作数被同时处理。
无符号乘法运算MPYU指令执行大大方便了用于扩展精度的算术运 算。
辅助寄存器的用途
将辅助寄存器值增、减1，或者增、 减一个变址量(借助任何支持间接
数据存储器地址存储器； 通过CMPR指令，使辅
寻址的指令)。
助寄存器支持条件分支、
调用及返回；
使辅助寄存器的值加/减一个常数 (ADRK/SBRK指令)，该常数是指 令字的低8位。
用作暂存单元； 用作软件计数器，按需 要对其进行加、减。
积 移 位 器 32
MUX 32