计算机系统结构概述

计算机系统组成
硬件系统
包括运算器、控制器、存储器、输入设备和输出设备 五个基本部分，以及连接这些部分的总线。
软件系统
包括系统软件和应用软件两大类，系统软件是控制和协 调计算机及外部设备，支持应用软件开发和运行的系统 ，主要功能是调度，监控和维护计算机系统；负责管理 计算机系统中各种独立的硬件，使得它们可以协调工作 。应用软件是为了某种特定的用途而被开发的软件，它 可以是一个特定的程序，也可以是一组功能联系紧密， 可以互相协作的程序的集合，也可以是一个由众多独立 程序组成的庞大的软件系统。
这一级别提供高级程序 设计语言，如C、C、 Java等，程序员使用高 级语言编写程序，然后 经过编译或解释得到机 器语言程序或字节码程 序。
02
指令系统
指令格式
操作码
指定指令要执行的操作类型，如加法、减法、乘 法等。
操作数地址
指定参与运算的操作数所在的位置，可以是寄存 器、内存地址等。
指令长度
指令所占用的位数，与计算机的字长有关。
计算机系统结构 概述
目录
• 计算机系统基本概念 • 指令系统 • 存储器层次结构 • 中央处理器 • 输入输出系统 • 并行处理技术
01
计算机系统基本概念
计算机系统定义
计算机系统是一种能够按照事先存储 的程序，自动、高速地进行大量数值 计算和各种信息处理的现代化智能电 子机器。
计算机系统由硬件系统和软件系统两 大部分组成，两者相互依存、缺一不 可，共同构成一个完整的计算机系统 。
降低能耗
多核处理器可以通过动 态调整内核的工作状态 来降低能耗。
提高可靠性
多核处理器可以通过冗 余设计来提高系统的可 靠性。
分布式内存并行计算
分布式内存概念
分布式内存是指将内存分布在多个独立的处 理节点上，每个节点都有自己的本地内存， 节点之间通过通信网络进行数据传输和同步 。
易于实现负载均衡
可以将任务分配给空闲的处理节点， 从而实现负载均衡。
数据级并行
通过对数据进行分块并同时 处理多个数据块来提高处理 速度。
任务级并行
将大型任务分解为多个小任 务，并分配给不同的处理单 元并行处理。
多核处理器技术
01
02
03
04
多核处理器概念
多核处理器是指在一个 处理器中集成两个或多 个完整的计算引擎(内核)， 以提高处理器的整体性 能。
提高处理速度
多个内核可以同时处理 不同的任务，从而提高 整体处理速度。
03
虚拟存储器的设计包括页或段的大小、页表或段表的结构、页面替换算法等关 键参数的选择和实现。不同的设计参数会对虚拟存储器的性能产生重要影响。 同时，虚拟存储器的实现还需要操作系统的支持和管理。
04
中央处理器
CPU功能与组成
控制器
运算器
负责指令的取指、译码、执行等操作，控 制计算机各部分协同工作。
中断控制方式
I/O设备准备好后向 CPU发中断请求，CPU 响应中断后处理数据交 换。
DMA控制方式
主存与I/O设备之间开 辟直接数据通路，由 DMA控制器控制数据交 换，减轻CPU负担。
中断与异常处理
中断
01
由外部事件引起的，如I/O设备的中断请求，CPU执行完当前指
令后件引起的，如程序错误、算术异常等，CPU立即停止
1 2 3
主存储器
位于计算机主机内部，用于存放程序和数据的主 要场所。具有容量大、存取速度快的特点，但价 格相对较高。
辅助存储器
位于计算机主机外部，用于长期保存大量信息的 设备。具有容量极大、价格低廉的优点，但存取 速度相对较慢。
缓冲存储器
位于主存储器和CPU之间，用于暂存CPU正在处 理的程序和数据。具有存取速度极快的特点，但 容量有限。
可扩展性强
可以通过增加处理节点来提高系统的 处理能力。
高带宽和低延迟
由于每个节点都有自己的本地内存， 因此可以实现高带宽和低延迟的数据 访问。
THANKS
感谢观看
当前指令执行并处理异常。
中断与异常处理机制
03
包括中断/异常的识别、响应、处理以及返回等过程，确保计算
机系统稳定运行。
06
并行处理技术
并行计算概念与分类
并行计算概念
并行计算是指同时使用多种 计算资源解决计算问题的过 程，其主要目的是快速解决 大型且复杂的计算问题。
指令级并行
通过在同一时钟周期内同时 执行多条指令来提高处理速 度。
复杂指令集（CISC）
以功能丰富为目标，指令数量较多，每条指令的功能相对复杂。
超长指令字（VLIW）
通过同时发出多条指令来提高处理器的并行性，每条指令的长度都很 长。
加载/存储架构（Load/Store A…
将数据的加载和存储操作与计算操作分离，提高数据处理的效率。
03
存储器层次结构
存储器分类与特点
Cache存储器原理与设计
Cache存储器是一种高速缓冲存储器，位于CPU和主存储器之间。它采用高速静态随机存取 存储器（SRAM）芯片实现，存取速度接近CPU的速度。
Cache存储器的设计原理是局部性原理，即程序在执行时往往呈现出局部性规律，包括时间 局部性和空间局部性。因此，将CPU近期可能用到的少量程序和数据存放在Cache中，可以 大大提高CPU的访问速度。
I/O接口
连接CPU和外围设备的桥梁，实现数 据缓冲、电平转换、信息格式转换等 功能。
设备控制器
I/O设备
包括输入设备（如键盘、鼠标）、输 出设备（如显示器、打印机）以及外 存储设备（如硬盘、U盘）。
控制和管理I/O设备的硬件电路，提供 与主机通信的接口。
I/O控制方式
程序查询方式
CPU通过程序主动查询 I/O设备状态，若设备 准备好则进行数据交换。
译码
对取出的指令进行 译码，确定操作性 质和操作数地址。
写回
将执行结果写回到 寄存器或存储器中。
取指
根据程序计数器 （PC）的值从存储 器中取出一条指令。
执行
根据译码结果，执 行相应的操作。
更新PC
将PC的值更新为下 一条要执行的指令 的地址。
CPU性能评价指标
主频
CPU的时钟频率，单位通常为 MHz或GHz，主频越高，CPU 处理速度越快。
Cache存储器的设计包括Cache容量、块大小、映射方式、替换算法等关键参数的选择和实 现。不同的设计参数会对Cache的性能产生重要影响。
虚拟存储器原理与设计
01
虚拟存储器是一种基于程序的局部性原理设计的存储器系统，它允许程序使用 比实际主存容量大得多的逻辑地址空间。
02
虚拟存储器的实现原理是将程序的逻辑地址空间划分为大小相等的页或段，每 个页或段可以动态地映射到实际主存的某个区域。当程序访问某个逻辑地址时 ，通过页表或段表将逻辑地址转换为实际主存的物理地址。
指令周期
MIPS（百万条指令/秒）
CPU执行一条指令所需的时间， 通常以纳秒（ns）为单位。
衡量CPU运算速度的一个指标 ，表示CPU每秒钟能执行的百 万条指令数。
CPI（每条指令所需周期 数）
衡量CPU执行效率的一个指标 ，表示CPU执行一条指令所需 的平均周期数。
05
输入输出系统
I/O接口与设备
寻址方式
立即寻址
操作数直接包含在指令中，紧跟在操作码后 面。
间接寻址
指令中给出的是操作数所在内存单元的地址 的地址。
直接寻址
指令中直接给出操作数所在内存单元的地址。
寄存器寻址
操作数包含在寄存器中，指令中给出寄存器 的名称。
指令集架构
精简指令集（RISC）
以简单、高效为目标，指令数量较少，每条指令的功能相对简单。
执行算术运算和逻辑运算，包括加法、减 法、乘法、除法等基本运算及与、或、非 等逻辑运算。
寄存器组
高速缓冲存储器（Cache）
由多个通用寄存器组成，用于暂存操作数 和中间结果，减少访存次数，提高运算速 度。
位于CPU和主存之间的高速小容量存储器 ，用于缓解CPU和主存速度不匹配的矛盾 。
指令执行过程
计算机系统层次结构
微程序机器级别
传统机器级别
操作系统级别
汇编语言级别
高级语言级别
这是计算机系统的最底 层，由硬件直接执行微 指令。
这一级别是程序员进行 机器级程序设计的环境 ，由微程序进行解释。
从程序员的角度看，操 作系统是一台扩展了的 计算机，它提供了方便 用户使用的各种服务。
这一级别提供符号化的 程序设计语言和汇编语 言，程序员使用汇编语 言编写程序，然后经过 汇编得到机器语言程序 。