S3C2410X芯片
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
S3C2410X的功能是强大的，这节主要从应用角 度简单阐述它的一些功能。另外，这里介绍的是 S3C2410X系列的处理器，其中的X表示一个产品系 列。
1. 电源和时钟 在ARM芯片里电源和时钟总是相辅相成。如果 芯片工作的时钟频率降低，则芯片的耗电量下降，同 时，如果供给芯片各个单元电路的时钟不工作则相应 的单元电路就不工作或处在休眠状态，这样整个芯片 的耗电量也会下降。
LCD控制器：支持被动式/伪彩STN和主动式/真彩TFT显示，STN最 大可到4096色、TFT最大可到24位。
Nand Flash启动代码装载和NAND Flash控制 器：支持读、擦写和对NAND flash的编程，自 动启动模式下内部代码自动按步骤驱动运行。
芯片外外围接口电路选择。
SDRAM控制器：支持大/小端存储，存储分成8 端，每端的最大寻址范围是128MB，整个寻址 范围最大1GB。外围可连接的SDRAM芯片可以 是8位、16位、32位。
0xFFFF_FFFF
OM[1:0]=01,10
6）对于所有Bank芯片访问存储器的周期是可以根据存储 器的类型和特性进行编程的，这可达到对任何类型存储器的精 确访问。
7）支持多种形式的ROM启动加载，如NOR/NAND Flash、EEPROM等。
3. 外围接口控制器介绍 S3C2410X是为手持设备和通用处理器设计的，其丰富的 外围扩展接口为外围扩展带来很大方便，不过外围扩展要使用 相应的外围扩展芯片才能完成。在这里选择S3C2410X具有代 表性的接口简单加以介绍，具体设计时可参照S3C2410X的数 据表。 1）S3C2410X的中断控制。S3C2410X的中断输入端一 共56个，这些中断源有的是通过芯片内部的外围扩展接口或扩 展接口控制器（如UART、IIC、DMA控制器等）引入到芯片内 部中断控制器上，有的是外部直接引入的。其中UART和由 ENITn端引入的中断之间是按或逻辑传到中断控制器Interrupt Controller。输入的中断源在中断控制器的作用下经过总线仲裁 后以FIQ或IRQ的形式传递给ARM920T处理器。
从图10.5可以看出框图上部是芯片的处理器 ARM920T，中间是由基于AHB总线的各种控制器和 电源管理模块构成，下面是由基于APB总线的接口模 块构成。从图中总线的分布情况结合在1.1节介绍 的AMBA总线的使用情况，不难理解各种不同总线的 使用情况和环境。
1.3 S3C2410X功能概述
图10.4 AMBA总线构成的片上系统
外部 总线 扩展 接口
ARM处理器 /处理器核
片上RAM/ 存储控制
AHB/ASB
总线桥
中断控制器
DMA控制器
调试/测 试端口
UART
APB
定时器/ PWM
通用外 围部件
专用外 围部件
由图10.4可以看出AHB和ASB用于高速模块之间 的通信，一般和系统处理模块联系比较紧密的模块是 通过AHB/ASB模块通信的。而APB模块主要用于扩展 接口部分模块之间的通信，其中的总线桥主要起到将 AHB/ASB总线上的地址、数据、控制信号解码传给 APB总线上相应部件的作用，实际上相当于这些信号 的驱动装置。
其中，Bank6和Bank7根据存储器大小可进行的地址空间 分配见表10.5。其中两个Bank存储空间的大小应该对应相同。
5）S3C2410X和其他的ARM芯片一样采用统一编址，即 外围扩展接口和存储器采用统一编址。如图10.6所示，其中 0x4800_0000～0x6000_0000是特殊功能寄存器SFR（special function register）对应的地址空间。特殊功能寄存器SFR包括 外围扩展接口电路控制器中的控制寄存器、状态寄存器和I/O 口，以及S3C2410X每个I/O口对应的地址空间。这样对每个寄 存器和I/O口的读/写操作，就是对相应的地址空间的读/写。
有关总线的具体使用方法，一般如果不做 片上系统SoC设计就不用了解的太具体。只是 有些总线信号是理解处理器工作原理时所必须 的，可参阅相关书籍或ARM公司网站上的SoC 相关文档。
1.2 S3C2410X框图
S3C2410X是三星公司基于ARM920T开发的低功 耗系列芯片。功能框图如图10.5所示，为了提供高性 价比的芯片，同时节约工程师在它基础上开发嵌入式 系统的成本和时间，S3C2410X在以ARM920T为处理 器的基础上进行了充分的外围扩展，具有以下特点。
省电模式（SLOW MODE），锁相环PLL不工作模式。 这种模式下主锁相环MPLL和USB锁相环UPLL都不工作， 处理器的时钟FCLK直接由外部晶振源提供。此时外部时 钟源的频率一般较低，或者说这时芯片工作在慢模式下。
空闲模式（IDLE MODE），在这种模式下处理器 ARM020T由于其时钟信号FCLK暂时不工作而处于空闲 状态。其他芯片内部的时钟源照常工作，即芯片内部的 扩展电路正常工作。可以通过芯片上的中断输入脚 EINT[23:0]、RTC中断或者其他的中断源，使系统重新恢 复工作在正常模式下。
在实际片上系统SoC芯片中，每个部件放在哪类 总线上位置不是完全固定，如S3C2410X是将中断控 制器放在AHB/ASB总线上，而AT91R40807是将中断 控制器放在APB总线上。
同时还应注意的是应用AMBA总线体系还 可以构成多ARM处理器/处理器核的情况，即总 线上同时可以有多个这样的处理器/处理器核， 通过总线仲裁部件或它们之间的握手信号保证 在同一时间内置于一个处于主控位置即可。
AHB（advanced high-performance bus）：用于连接高 性能高时钟频率的系统模块。支持突发数据传输方式和 单个数据传输方式，时序都采用同一触发沿形式。
ASB（advanced system bus）：用于连接高性能系统模 块，可以支持突发数据传输模式。
APB（advanced peripheral bus）：为低性能的外围部件 提供较简单的接口，可以用于和其他总线的连接。
输入/输出接口控制器：GPA到GPH共117个输入/ 输出接口，其中除去23个只能作为输出的GPA口 外，其他的都是既可作为输入又可作为输出，接 口引脚和其他功能的引脚复用。
实时控制器RTC控制器：可显示BCD码的年、月、 日、日期、时、分、秒，具有报警功能，能周而 复始运行。
数模转换控制器ADC和触摸屏接口控制器。
断电模式（POWER-OFF MODE），在这种模式下，除 了芯片内部的RTC逻辑可以依靠后备电池工作外，芯片 内部的其他电路都是不工作的。可以通过EINT[15:0]或 RTC的报警中断使CPU工作在断电模式，可以通过RTC 的报警中断使从断电模式进入其他模式。
2. 存储 除了AMR920T自身带的16K的Icache和Dcache外， S3C2410X还集成了4KB的NAND Flash Boot Loader。下面从 几个方面来看看S3C2410X存储器方面的使用。 1）S3C2410X通过NAND Flash Boot Loader启动引导和 装入方式，可以采用3种方式进行：利用芯片内的NAND Flash BOOT LOADER可以选择将引导系统放在内部4K的NAND Flash中；系统外扩展的NAND Flash；从内部NAND Flash启 动后从系统外的NAND Flash启动。 2）通过芯片内的NAND CONT和Memory CONT可以在 系统的外围直接扩展NAND Flash芯片和SDRAM/SRAM芯片作 为存储器。
主/从USB控制器：主/从都支持USB1.1版本，主/ 从都支持高速和低速传输两种形式，从USB控制 器最大速率可达12M。
IIC和IIS总线控制器。
SD卡和MMC卡接口电路。
2个串行外围接口SPI和用于时钟的锁相环电路。
芯片内丰富的外围扩展，实际是一个片上系统 SoC。S3C2410X主要是面向手持设备和普通用途， 基于球点阵列封装形式FBGA（flip-chip ball-grid array）的272脚芯片。
3）对存储器的大/小端访问都是支持的。 4）存储空间的划分和存储器的连接，S3C2410X的系统 复位后系统存储空间的划分如图10.6所示。可寻址空间为1G字 节，这1G字节空间是由芯片上的A0～A26和片选信号 nGCS0～nGCS7构成。其中A0～A26可以构成对128M地址空 间的寻址，每固定的128M构成一个Bank，片选信号nGCS0～ nGCS7每个可以完成对一块Bank的选择。其中，Bank0～ Bank5是固定的128M，Bank6、Bank7的大小和起始地址是可 编程的。通常Bank6和Bank7是接SDRAM的，其他的Bank可 接Flash/SRAM。对外接SDRAM芯片支持自动刷新和掉电模 式。存储器的数据总线宽度可以是8/16/32位，但其中的Bank0 因为用于存放引导程序，它的数据总线的宽度只能是16/32 位。Bank0所接数据总线的宽度是由操作模式OM0、OM1决定 的，其关系如表10.4所示。
2）通用异步接收发送器UART，S3C2410X提 供3个相互独立的异步串行输入/输出接口。这3个串行 输入/输出接口可以工作在中断方式或DMA方式，即可 以通过中断方式也可通过DMA方式进行串行通信。在 系统时钟的控制下最大传输速率是230.4kb/s，如果使 用外部设备时钟，传输的速率可以更高。每个串行输 入/输出接口的发送端和接收端各有16字节的先进先出 缓冲器/寄存器FIFO Buffer/Register，起到发送和接 收缓存的作用。
S3C2410X的处理器ARM920T工作电源是1.8V或者 2.0V，但芯片内的ADC外围扩展部分的工作电压最大可以达到 3.3V，外围扩展SDRAM存储器和其他的外围I/O接口电路一般 都可以采用3.3V供电。在1.8V下正常的工作频率是200MHz， 在2.0V供电的情况下最大频率可达266MHz。
3个通用异步接收/发送器：既可采用中断方式 操作，也可采用DMA方式操作。通道0和1具有 通用异步接收/发送器的所有功能，如RTS和 CTS。支持握手收/发方式。
4个DMA通道：DMA传输的产生可以通过软件、 芯片内部的外围电路和芯片的引脚。
4条具有PWM功能的计时器和1个内部计时器： 每个计时器都是16位，4个PWM计时器都可编程。
一般的ARM芯片在设计时为了省电，可以
根据工作情况，选择在各种不同电源模式下工
作。S3C2410X也不例外，为了省电它可以工
作在4种不同的模式下，这4种不同的电源模式
对应着不同的时钟模式。
正常模式（NORMAL MODE），这种模式是最 耗电的模式，在这种模式下芯片全速运行。通过 设置电源和时钟的控制寄存器，使时钟供应给 S3C2410X芯片内的所有模块。当然也可通过软 件编程的方法控制芯片内的扩展模块工作与否， 使芯片工作在省电情况下，即不使用芯片内部的 扩展模块。
嵌入式系统设计与开发
S3C2410X芯片
1.1 AMBA总线 1.2 S3C2410X框图 1.3 S3C2410X功能概述
1.1 AMBA总线
AMBA（advanced microcontroller bus architecture）总线是ARM公司推出的微控制器/宏单 元之间通信的片上系统总线体系结构。AMBA总线规 范定义了3种总线标准，这3种标准分别是：
芯片的时钟是从XTIpll和XTOpll引脚，通过外部晶体振荡 器为芯片提供的时钟信号。时钟信号可以通过主锁相环循环逻 辑MPLL在时钟控制寄存器CLKCONTL作用下，再通过 POWCNTL电源控制器的作用，分解为供CPU使用的FCLK信 号、供AHB总线使用的HCLK信号和供APB总线使用的PCLK信 号。通过USB锁相环循环逻辑UPLL在USB控制器USBCNTL的 作用下可以为主、从USB接口提供48MHz的时钟信号。通过 XTORTC和XRIRTC外接晶振给实时时钟RTC提供时钟源。
1. 电源和时钟 在ARM芯片里电源和时钟总是相辅相成。如果 芯片工作的时钟频率降低，则芯片的耗电量下降，同 时，如果供给芯片各个单元电路的时钟不工作则相应 的单元电路就不工作或处在休眠状态，这样整个芯片 的耗电量也会下降。
LCD控制器：支持被动式/伪彩STN和主动式/真彩TFT显示，STN最 大可到4096色、TFT最大可到24位。
Nand Flash启动代码装载和NAND Flash控制 器：支持读、擦写和对NAND flash的编程，自 动启动模式下内部代码自动按步骤驱动运行。
芯片外外围接口电路选择。
SDRAM控制器：支持大/小端存储，存储分成8 端，每端的最大寻址范围是128MB，整个寻址 范围最大1GB。外围可连接的SDRAM芯片可以 是8位、16位、32位。
0xFFFF_FFFF
OM[1:0]=01,10
6）对于所有Bank芯片访问存储器的周期是可以根据存储 器的类型和特性进行编程的，这可达到对任何类型存储器的精 确访问。
7）支持多种形式的ROM启动加载，如NOR/NAND Flash、EEPROM等。
3. 外围接口控制器介绍 S3C2410X是为手持设备和通用处理器设计的，其丰富的 外围扩展接口为外围扩展带来很大方便，不过外围扩展要使用 相应的外围扩展芯片才能完成。在这里选择S3C2410X具有代 表性的接口简单加以介绍，具体设计时可参照S3C2410X的数 据表。 1）S3C2410X的中断控制。S3C2410X的中断输入端一 共56个，这些中断源有的是通过芯片内部的外围扩展接口或扩 展接口控制器（如UART、IIC、DMA控制器等）引入到芯片内 部中断控制器上，有的是外部直接引入的。其中UART和由 ENITn端引入的中断之间是按或逻辑传到中断控制器Interrupt Controller。输入的中断源在中断控制器的作用下经过总线仲裁 后以FIQ或IRQ的形式传递给ARM920T处理器。
从图10.5可以看出框图上部是芯片的处理器 ARM920T，中间是由基于AHB总线的各种控制器和 电源管理模块构成，下面是由基于APB总线的接口模 块构成。从图中总线的分布情况结合在1.1节介绍 的AMBA总线的使用情况，不难理解各种不同总线的 使用情况和环境。
1.3 S3C2410X功能概述
图10.4 AMBA总线构成的片上系统
外部 总线 扩展 接口
ARM处理器 /处理器核
片上RAM/ 存储控制
AHB/ASB
总线桥
中断控制器
DMA控制器
调试/测 试端口
UART
APB
定时器/ PWM
通用外 围部件
专用外 围部件
由图10.4可以看出AHB和ASB用于高速模块之间 的通信，一般和系统处理模块联系比较紧密的模块是 通过AHB/ASB模块通信的。而APB模块主要用于扩展 接口部分模块之间的通信，其中的总线桥主要起到将 AHB/ASB总线上的地址、数据、控制信号解码传给 APB总线上相应部件的作用，实际上相当于这些信号 的驱动装置。
其中，Bank6和Bank7根据存储器大小可进行的地址空间 分配见表10.5。其中两个Bank存储空间的大小应该对应相同。
5）S3C2410X和其他的ARM芯片一样采用统一编址，即 外围扩展接口和存储器采用统一编址。如图10.6所示，其中 0x4800_0000～0x6000_0000是特殊功能寄存器SFR（special function register）对应的地址空间。特殊功能寄存器SFR包括 外围扩展接口电路控制器中的控制寄存器、状态寄存器和I/O 口，以及S3C2410X每个I/O口对应的地址空间。这样对每个寄 存器和I/O口的读/写操作，就是对相应的地址空间的读/写。
有关总线的具体使用方法，一般如果不做 片上系统SoC设计就不用了解的太具体。只是 有些总线信号是理解处理器工作原理时所必须 的，可参阅相关书籍或ARM公司网站上的SoC 相关文档。
1.2 S3C2410X框图
S3C2410X是三星公司基于ARM920T开发的低功 耗系列芯片。功能框图如图10.5所示，为了提供高性 价比的芯片，同时节约工程师在它基础上开发嵌入式 系统的成本和时间，S3C2410X在以ARM920T为处理 器的基础上进行了充分的外围扩展，具有以下特点。
省电模式（SLOW MODE），锁相环PLL不工作模式。 这种模式下主锁相环MPLL和USB锁相环UPLL都不工作， 处理器的时钟FCLK直接由外部晶振源提供。此时外部时 钟源的频率一般较低，或者说这时芯片工作在慢模式下。
空闲模式（IDLE MODE），在这种模式下处理器 ARM020T由于其时钟信号FCLK暂时不工作而处于空闲 状态。其他芯片内部的时钟源照常工作，即芯片内部的 扩展电路正常工作。可以通过芯片上的中断输入脚 EINT[23:0]、RTC中断或者其他的中断源，使系统重新恢 复工作在正常模式下。
在实际片上系统SoC芯片中，每个部件放在哪类 总线上位置不是完全固定，如S3C2410X是将中断控 制器放在AHB/ASB总线上，而AT91R40807是将中断 控制器放在APB总线上。
同时还应注意的是应用AMBA总线体系还 可以构成多ARM处理器/处理器核的情况，即总 线上同时可以有多个这样的处理器/处理器核， 通过总线仲裁部件或它们之间的握手信号保证 在同一时间内置于一个处于主控位置即可。
AHB（advanced high-performance bus）：用于连接高 性能高时钟频率的系统模块。支持突发数据传输方式和 单个数据传输方式，时序都采用同一触发沿形式。
ASB（advanced system bus）：用于连接高性能系统模 块，可以支持突发数据传输模式。
APB（advanced peripheral bus）：为低性能的外围部件 提供较简单的接口，可以用于和其他总线的连接。
输入/输出接口控制器：GPA到GPH共117个输入/ 输出接口，其中除去23个只能作为输出的GPA口 外，其他的都是既可作为输入又可作为输出，接 口引脚和其他功能的引脚复用。
实时控制器RTC控制器：可显示BCD码的年、月、 日、日期、时、分、秒，具有报警功能，能周而 复始运行。
数模转换控制器ADC和触摸屏接口控制器。
断电模式（POWER-OFF MODE），在这种模式下，除 了芯片内部的RTC逻辑可以依靠后备电池工作外，芯片 内部的其他电路都是不工作的。可以通过EINT[15:0]或 RTC的报警中断使CPU工作在断电模式，可以通过RTC 的报警中断使从断电模式进入其他模式。
2. 存储 除了AMR920T自身带的16K的Icache和Dcache外， S3C2410X还集成了4KB的NAND Flash Boot Loader。下面从 几个方面来看看S3C2410X存储器方面的使用。 1）S3C2410X通过NAND Flash Boot Loader启动引导和 装入方式，可以采用3种方式进行：利用芯片内的NAND Flash BOOT LOADER可以选择将引导系统放在内部4K的NAND Flash中；系统外扩展的NAND Flash；从内部NAND Flash启 动后从系统外的NAND Flash启动。 2）通过芯片内的NAND CONT和Memory CONT可以在 系统的外围直接扩展NAND Flash芯片和SDRAM/SRAM芯片作 为存储器。
主/从USB控制器：主/从都支持USB1.1版本，主/ 从都支持高速和低速传输两种形式，从USB控制 器最大速率可达12M。
IIC和IIS总线控制器。
SD卡和MMC卡接口电路。
2个串行外围接口SPI和用于时钟的锁相环电路。
芯片内丰富的外围扩展，实际是一个片上系统 SoC。S3C2410X主要是面向手持设备和普通用途， 基于球点阵列封装形式FBGA（flip-chip ball-grid array）的272脚芯片。
3）对存储器的大/小端访问都是支持的。 4）存储空间的划分和存储器的连接，S3C2410X的系统 复位后系统存储空间的划分如图10.6所示。可寻址空间为1G字 节，这1G字节空间是由芯片上的A0～A26和片选信号 nGCS0～nGCS7构成。其中A0～A26可以构成对128M地址空 间的寻址，每固定的128M构成一个Bank，片选信号nGCS0～ nGCS7每个可以完成对一块Bank的选择。其中，Bank0～ Bank5是固定的128M，Bank6、Bank7的大小和起始地址是可 编程的。通常Bank6和Bank7是接SDRAM的，其他的Bank可 接Flash/SRAM。对外接SDRAM芯片支持自动刷新和掉电模 式。存储器的数据总线宽度可以是8/16/32位，但其中的Bank0 因为用于存放引导程序，它的数据总线的宽度只能是16/32 位。Bank0所接数据总线的宽度是由操作模式OM0、OM1决定 的，其关系如表10.4所示。
2）通用异步接收发送器UART，S3C2410X提 供3个相互独立的异步串行输入/输出接口。这3个串行 输入/输出接口可以工作在中断方式或DMA方式，即可 以通过中断方式也可通过DMA方式进行串行通信。在 系统时钟的控制下最大传输速率是230.4kb/s，如果使 用外部设备时钟，传输的速率可以更高。每个串行输 入/输出接口的发送端和接收端各有16字节的先进先出 缓冲器/寄存器FIFO Buffer/Register，起到发送和接 收缓存的作用。
S3C2410X的处理器ARM920T工作电源是1.8V或者 2.0V，但芯片内的ADC外围扩展部分的工作电压最大可以达到 3.3V，外围扩展SDRAM存储器和其他的外围I/O接口电路一般 都可以采用3.3V供电。在1.8V下正常的工作频率是200MHz， 在2.0V供电的情况下最大频率可达266MHz。
3个通用异步接收/发送器：既可采用中断方式 操作，也可采用DMA方式操作。通道0和1具有 通用异步接收/发送器的所有功能，如RTS和 CTS。支持握手收/发方式。
4个DMA通道：DMA传输的产生可以通过软件、 芯片内部的外围电路和芯片的引脚。
4条具有PWM功能的计时器和1个内部计时器： 每个计时器都是16位，4个PWM计时器都可编程。
一般的ARM芯片在设计时为了省电，可以
根据工作情况，选择在各种不同电源模式下工
作。S3C2410X也不例外，为了省电它可以工
作在4种不同的模式下，这4种不同的电源模式
对应着不同的时钟模式。
正常模式（NORMAL MODE），这种模式是最 耗电的模式，在这种模式下芯片全速运行。通过 设置电源和时钟的控制寄存器，使时钟供应给 S3C2410X芯片内的所有模块。当然也可通过软 件编程的方法控制芯片内的扩展模块工作与否， 使芯片工作在省电情况下，即不使用芯片内部的 扩展模块。
嵌入式系统设计与开发
S3C2410X芯片
1.1 AMBA总线 1.2 S3C2410X框图 1.3 S3C2410X功能概述
1.1 AMBA总线
AMBA（advanced microcontroller bus architecture）总线是ARM公司推出的微控制器/宏单 元之间通信的片上系统总线体系结构。AMBA总线规 范定义了3种总线标准，这3种标准分别是：
芯片的时钟是从XTIpll和XTOpll引脚，通过外部晶体振荡 器为芯片提供的时钟信号。时钟信号可以通过主锁相环循环逻 辑MPLL在时钟控制寄存器CLKCONTL作用下，再通过 POWCNTL电源控制器的作用，分解为供CPU使用的FCLK信 号、供AHB总线使用的HCLK信号和供APB总线使用的PCLK信 号。通过USB锁相环循环逻辑UPLL在USB控制器USBCNTL的 作用下可以为主、从USB接口提供48MHz的时钟信号。通过 XTORTC和XRIRTC外接晶振给实时时钟RTC提供时钟源。