MAXplusII智力竞赛抢答器实习报告

数字电子实习报告
实习题目：智力竞赛抢答器的设计
指导老师：张海一
学院：电气信息工程学院
专业班级：测控10—1班
姓名：刘英皓
学号：13号
实习时间：2012.6.25—2012.6.29
目录
目录........................................................................................................ - 1 -第一章、软件介绍 ............................................................................... - 2 -第二章、智力竞赛抢答器的说明、要求及设计框图 ....................... - 3 -
2.1、智力竞赛抢答器的简要说明 ................................................ - 3 -
2.2、智力竞赛抢答器的设计任务与要求 .................................... - 3 -
2.3、智力竞赛抢答器的组成框图 ................................................ - 4 -第三章、智力竞赛抢答器的具体设计方案 ....................................... - 4 -
3.1、各模块单独设计 .................................................................... - 4 -
3.2、电路各个模块的联结及整体功能的实现 .......................... - 10 -第四章、智力竞赛抢答器的模拟波形图 ......................................... - 10 -第五章、实习心得 ........................................................................... - 12 -参考文献。

.......................................................................................... - 13 -
第一章、软件介绍
Max+plusⅡ开发软件是Altera公司自行设计的可编程逻辑器件的EDA开发工具。

它是一种与器件结构无关的集成设计环境，提供了灵活和高效的界面，允许设计人员选择各种设计输入方法和工具，能够支持Altera公司的MAX、Classic、FLEX以及ACEX系列的PLD器件。

Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。

在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。

Max+plusⅡ开发系统的特点
作为最为流行的EDA开发软件，Max+plusⅡ为设计人员提供的丰富功能、灵活的操作界面是其他同类软件无可比拟的。

概括起来，此软件主要有以下几个特点:
1、支持多种操作平台
Max+plusⅡ开发软件可在基于windowsNT4.0、windows95、windows98、windows2000、操作系统下运行，也可在Sun SPARC Station、HP9000Series 700/800和IMB RISC System/6000工作站上运行。

2、提供开放性的界面
Max+plusⅡ支持与Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。

3、与结构无关
Max+plusⅡ系统的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。

4、完全集成化
Max+plusⅡ的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。

5、丰富的设计库
Max+plusⅡ提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑功能（Macro-Function）以及新型的参数化的兆功能（Mage-Function）。

6、模块化工具
设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。

7、硬件描述语言（HDL）
Max+plusⅡ软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。

此外此软件能直接阅读到芯片的功能:
最直接的帮助来自于Max+plusⅡ的Help菜单。

若需要某个特定项目的帮助信息，可以同<Shift>+<F1>键或者选用工具栏中的快速帮助按钮“”。

此时，鼠标变为带问号的箭头，点击“特定的项目”就可弹出相应的帮助信息。

这里的“特定项目”，可以包含某个器件的图形、文本编辑中的单词，菜单选项，甚至可以是一个弹出的窗口。

第二章、智力竞赛抢答器的说明、要求及设计框图
2.1、智力竞赛抢答器的简要说明
在进行智力竞赛抢答是，需要将参赛选手分成若干组进行抢答。

抢答时需要一个抢答器，用来判断第一抢答，确定是否在规定时间内回答问题，以及犯规时发出警报信号。

设计的关键是准确地判断第一抢答信号和锁存。

在得到第一抢答信号后应立即进行电路封锁，使其他组抢答无效。

2.2、智力竞赛抢答器的设计任务与要求
设计一个可以同时容纳4组参赛的智力抢答器。

每组设有一个抢答开关，供抢答者使用。

设计要求如下：
1、可同时进行四组抢答，并用一位LED显示组号。

2、各组的抢答信号应能自锁和互锁。

3、设有抢答开始开关，只有当主持人复位后抢答才是有效的，否则视为犯规，此时声响报警，并能用一位LED显示犯规组号。

4、抢答限时30s，到时不能在抢答；回答问题限时30s，从抢答有效开始计时，时间到有声响警报，报警时间5s。

抢答限时和答题显限时设有数显倒计时显示。

5、设有犯规电路，对提前抢答和超时抢答进行声光报警，并显示组别。

2.3、智力竞赛抢答器的组成框图
抢答器组成框图如图1所示。

由输入电路、判别电路、计时电路和声光数显控制电路组成。

+5V
图1 智力竞赛抢答器组成框图
第三章、智力竞赛抢答器的具体设计方案
3.1、各模块单独设计
按照设计任务与要求，可以将整体原理图分模块设计。

共有自锁互锁电路、30秒计时电路、5秒报警计时电路、主持人控制电路、数码管显示电路、声光报警电路等。

图2 智力抢答器整体设计原理图
3.1.1、自锁互锁电路的设计
总体设计思想：用4个机械开关代表四组抢答器，其中抢答时为低电平，未抢答时均为高电平。

最终用74LS74译码来在数码管上显示，则初始选用编码器74LS148对4个输入信号进行编码。

设计要求实现抢答组别的自锁和互锁，则用锁存器74LS373加一些逻辑门可实现。

整体自锁互锁电路图如图2.1.1所示。

图2.1.1 自锁互锁电路
所用芯片功能：
74148：74148为编码器，在使能端有效时，对8个输入端输入的信号进行编码，将之转变为三路输出。

由于74148输出的信号和译码器7474
数码管显示的信号是相反的，因此用非门将之转换。

74373：设计要求各组的抢答信号能自锁和互锁，因此用锁存器74373对抢答信号进行锁定。

74373有一个锁存端G，当使能端OEN低电平且G
高电平时，输出与对应的输入相同；当使能端OEN低电平且G高电平时，
输出为上一状态的输出（即实现锁存功能）。

具体实现步骤：当没人抢答时，74373的Q1—Q3的三个输出均为低电平，经过一个三输出或非门，和四个输入信号经过的与门进入一个或门，引入锁存端G。

当没人抢答时，引入G的信号为高电平，此时锁存器导通，随时准备接受74148送来的信号。

当有人抢答时，送入G的信号为低电平，此时锁存器处于锁存状态，输入信号的变化不会引起输出的变化。

用此电路即实现了输入电路的控制，实现了自锁和互锁的功能。

3.1.2、30秒计时电路的设计
总体设计思想：用74160与74161以清零法搭建一个30进制的计数电路，以1HZ的频率为74160提供时钟脉冲，实现计时30秒。

30秒计时电路如图2.1.2所示。

图2.1.2 30秒计时电路
所用芯片功能：
74160：十进制计数器。

在LDN、CLRN、BNT和ENP四个端口都接高电平时，在CLK端口接入脉冲信号，每个上升沿输出会加一。

当加到9的时
候，下一个上升沿时，进位端RCO输出高电平，输出端QA—QD清零。

清零端CLRN接低电平时，下一个上升沿输出端清零。

74161：十六进制计数器。

在LDN、CLRN、BNT和ENP四个端口都接高电
平时，在CLK端口接入脉冲信号，每个上升沿输出会加一。

当加到19
的时候，下一个上升沿时，进位端RCO输出高电平，输出端QA—QD清
零。

清零端CLRN接低电平时，下一个上升沿输出端清零。

具体实现步骤：主持人控制开关允许抢答时（开关输入高电平），与1HZ的脉冲信号一起送入74160的CLK端，74160开始计数。

74160的进位端接74161的脉冲输入端，当74160计数到满10时，74161输出加一。

QA和QB进与非门引入74160和74161的清零端，当74161输出30时（即计满30秒），计数电路整体清零，实现30秒定时。

3.1.3、5秒报警计时电路
总体设计思想：当30秒抢答时间到时，触发警报响5秒。

用一片74160来定时5秒，30秒电路的一个输出信号触发5秒定时电路开始工作，5秒电路的输出控制报警电路的工作时间，从而实现30秒后的5秒报警电路。

5秒报警电路如图2.1.3所示。

图2.1.3 5秒报警电路
所用芯片功能：
74160：同上。

JKFF：JK触发器。

在CLRN和PRN端口接高电平时，每接收一个上升沿，由J和K端的状态就决定了输出的状态。

J=0、K=0时，输出等于输入；
J=0、K=1时，输出为0；J=1、K=0时，输出为1；J=1、K=1时，输出翻
转。

具体实现步骤：将JKFF中J、CLRN和PRN端口接高电平，K接低电平。

当30秒计时器定时到30秒时，输出一个低电平信号，下一秒又变为高电平，从而形成一个上升沿，使JKFF得输出为1。

用于定时的74160此时开始计数。

计数5秒后，会使置位端有效，将输入的5传送到输出，将时间定到5秒，实现5秒定时。

3.1.4、主持人控制电路
总体设计思想：在整个抢答过程中，主持人控制两个开关，一个是开始抢答开关、一个是复位开关。

当主持人闭合抢答开关后，选手才能抢答，如果提前抢答会触发声光报警，直到该选手取消抢答为止。

当30秒内抢答者回答了问题，主持人可控制复位开关将及时器清零，准备下一题。

主持人控制电路如图2.1.4所示。

图2.1.4 主持人控制电路
所用芯片功能：
JKFF：同上。

具体实现方案：复位按键可将30秒定时器清零。

抢答开关控制是否可以开始抢答。

开关是机械开关，用了JKFF进行消抖设置。

当闭合时（高电平），30秒定时器开始计数，到了30秒没回答问题，则触发声光警报电路进行5秒报警。

当抢答开关断开时（低电平），有哪组进行抢答，也会触发声光报警电路进行5秒报警。

3.1.5、声光报警电路
总体设计思想：对提前抢答和超时抢答进行声光报警，并显示组别。

灯接一个输出端。

扬声器要想响，必须接受一定频率的信号。

并用5秒定时器定时。

声光报警电路如图2.1.5所示。

图2.1.5 声光报警电路
具体实现步骤：提前抢答可输入一个低电平，超时抢答同样输入体格低电平，而5秒定时电路则输出了一个控制信号，使声光报警电路的工作时间控制在5秒。

灯的信号可直接引一个输出，扬声器的输出需要并一个10HZ的脉冲信号。

3．1.6、数码管显示电路
直接用数码管显示模块。

电路如图2.1.6所示。

图2.1.6 数码管显示模块电路
3.2、电路各个模块的联结及整体功能的实现
抢答电路实现自锁和互锁功能，并将抢答的组别送入数码管显示模块进行显示组别。

抢答电路输出的信号和主持人控制的抢答开关进入或门，实现提前抢答信号的输出。

30秒定时电路输出的信号进入JK触发器，将瞬时信号转化为固定信号，并与提前抢答信号一起进入声光警报电路。

30秒定时器输出的信号使5秒定时器开始工作，为警报定时5秒。

复位电路可使30秒定时器清零。

各个模块的相互连接，使得任务与要求里面的各点要求都能实现。

第四章、智力竞赛抢答器的模拟波形图
4.1、初始状态下（可以抢答）的波形图如图3.1所示。

图3.1 电路初始状态波形图
4.2、提前抢答波形图如图3.2所示。

图3.2 第一组提前抢答波形图4.3、自锁和互锁波形图如图3.3所示。

图3.3 自锁和互锁波形图
4.4、30秒定时及5秒警报波形图如图3.4所示。

图3.4 30秒定时及5秒警报波形图
第五章、实习心得
通过一个星期的实习，我们完成了设计任务——智力竞赛抢答器的设计。

本次课程设计我只用了一个星期的时间就全部做完，效率很高，因为在设计之前根据设计的要求，每个模块都仔细的设计分析了，正是整个过程我都认真的态度和方案选择合适，才有这么高的效率。

而且从本次课程设计中收获很多。

可以总结为以下的几点：
1．巩固数电知识
这次课程设计主要是运用数字电路逻辑设计的一些相关知识，在整个实习过程中，都离不开对数字电路课程知识的再学习。

我在最开始，就先将实习用到的知识通过翻阅数电书回顾了一遍（这也是对这门课的复习，给以后的复习备考减少了很多负担），这样的回顾让我对知识的理解更加透彻，对后来的快速设计起了很好的铺垫作用。

而且还参考了数字电路实验指导书，关于芯片的管脚，里面有清晰的描述。

2．学会用电路板、芯片、导线等组装各种功能的电路；
虽然这不是第一次用电路板，因为之前的课内实验也用过，但当时的运用也只是插些导线和电阻电容之类的，用了电路板的很小部分。

这次的实习中应用了整块板子，实习后对电路板的组成完全了解了，并能熟练运用。

实习中通过对电路的连接也懂得了如何通过设计的分析对所连电路的整体布局，如何更好的放置芯片在最合适的位置。

在导线的连接上，如何选择导线走向是关键，我们应该尽量保证所连电路的简捷，宁短勿长，合理布线。

一个完美的作品不仅要能很好的完成要求实现功能，还要在感官上给人美的享受。

所以站在美的角度对自己的
电路进行改良是很必要的。

3．理论联系实际
课程设计，通过选择的题目，根据要求，运用所学知识将其付诸实践来完成。

这并不是在课堂上的单纯听懂，或者课后看书过程中的深入理解，这需要的是一种理论联系实践的能力。

理论知识往往都是在一些理想状态下的假设论，而实际的动手操作则完全不同，需要考虑实际中的很多问题。

有些知识在理论上可能完全没错但到了实际中则不然。

比如在动笔做题时我们是不用考虑导线、电阻是否连接的牢固合理，但在实际中，导线电阻有时是会带来时延造成花型变化的错乱，所以我们应尽量在连接电路时选择最短路径。

平时试验中，我就很认真，所以会比平时不动手的要轻松地多。

4．和同学共同合作、互相学习、共同进步
最初大家没思路的时候，特别的着急，我们的设计不同，我们在一起探讨，在实习中经常会遇到一些自己可能暂时无法想明白的问题，请教同学或老师是很好的做法，节省时间，也会从别人身上学到更多。

在设计时和同学相互交流各自的想法也是很重要的，不同的人对问题的看法总有差异，我们可以从交流中获得不同的想法，其他人的设计也可能有比你出色的地方，很好的借鉴，并在大家的商讨中选择最优方案最终一定会得到最好的设计方法。

总结
从电路图的设计、实现、仿真、实验报告，都是自己思考和动手。

掌握了MAX—PLUSE软件的操作，用所学习过的芯片设计电路，并用实验板来实现，实现的过程中排错、检查的能力也得到锻炼。

总而言之，好好利用了学校给我们提供的此次实习的机会，努力按要求完成了任务，提高了自己的综合思考能力和动手实践能。

参考文献。

[1] 邹彦等著，《数字系统设计》航空工业出版社，2007年
[2] 周维芳著，《电子技术实验教程》西南交通大学出版社，2009年。

[3] 康华光等著，《电子技术基础》高等教育出版社，2009年。