集成电路设计之综合

Differential-
Flip-Flops
Equations
Polygons Cells
Central Database Manual Implementation Automatic Implementation Verification
Geometry
Floorplan Geometrical Partitioning
Boolian
Registers
Equations
RegisterTransfers
Transistors
Gates,
CPU, Memory
Block Diagram
Differential-
Flip-Flops
的关系汇总到Gajski Y图
Equations
Polygons
中
Cells
Floorplan
Differential-
Flip-Flops
Equations
Polygons
Cells
Central Database Manual Implementation Automatic Implementation
Floorplan Geometrical Partitioning
Geometry
• 行为是系统及其部件与外界环境的相互关系、相互作用 • 结构是指组成系统RTL级的各部件及其相互的连接关系 • 行为描述是对整个系统的数学模型的描述，用HDL实现，从算法
的角度对行为特性进行描述 • 行为描述不包含结构信息 • 复杂电路的低层次描述比较困难，需要借助工具对高层次描述进
行综合，将其转换为RTL级的结构描述
Geometry
Verification
综合
综合可以分为 三个层次：
• 行为综合：系 统级综合／算 法级综合
• 逻辑综合：寄 存器传输级综 合／逻辑级综 合／电路级综 合
• 物理综合：布 局和布线
行为综合
逻辑综合 Behavior Algorithm, Instruction Set
ALU, MUX,
tors
Memory
Gates,
Differential-FlipLeabharlann FlopsEquations
Polygons
Cells
Central Database Manual Implementation Automatic Implementation
Floorplan Geometrical Partitioning
综合
• 行为级描述属于高级描述，设计人员很容易给出多种不同的方案 • 行为综合可以在不同的方案中进行比较。方案不同，其操作速度
和资源占用就不同 • 通过约束条件可以对系统行为进行优化和规划 • 行为综合可以选择不同的RTL级结构，优化的可能比逻辑综合更
大
综合
逻辑综合：完成硬件设计流图向门级结构描述转换 逻辑综合通常是将RTL级的HDL描述（或其它方式的描述）
• 数字系统可以有行为描述、结构描述、物理特性描述
综合
Gajski Y图
•
设计系统分为行为（功能） 描述、结构描述、几何
Behavior
Algorithm,
Structure
（物理）描述 • Gajski教授把这几种描述
Instruction Set
ALU, MUX,
Specification
综合
综合：从较高级别的描述转换到较低级别的描述的过程 较低层次的逻辑综合和版图综合研究始于上个世纪70年代 版图综合的研究成功在上个世纪80年代 逻辑综合软件于上个世纪90年代初上市 设计过程分为多个层次：
• System/Algorithmic; Module or functional block; Logical; Circuit; Device
Central Database Manual Implementation Automatic Implementation Verification
Geometry
Floorplan Geometrical Partitioning
物理综合
综合
行为综合
• 从系统算法级的行为描述到寄存器传输级（RTL级）结构描述的 转换
综合
• 行为综合过程
编译：将描述算法行为的硬件描述语句转换为有利于进行高层次综 合的中间格式。中间格式包含数据流和控制流的语法分析图和分析 树。然后进行编译优化，精简描述 调度：对数据按先后次序进行一系列操作或运算。将操作赋给各控 制步 分配：将操作和变量赋给相应的功能单元、寄存器和互连线路 控制器综合：按调度要求生成一个驱动数据传输的控制器，结果作 为逻辑综合的输入 反编译：产生相应的结构描述，用于低层次设计工具的输入
综合
• 第二代EDA的Y图
SBepheacviifoircIantsiARTtolerrnggauoincrsstitfiteeohrrnm-s,SeBEtoqoulaitainonsTrtaonsrissAR-LeUg,isMtGUeaXrt,seCMsPe,Um,orSytBDriluaocgctrkuarme
Geometrical Partitioning
Geometry
综合
Gajski Y图
综合
• 第一代EDA的Y图
SBepheacviifoircIantsiARTtolerrnggauoincrsstitfiteeohrrnm-s,SeBEtoqoulaitainonsTrtaonsrissARG-LeaUgt,iessMt,UeXr,sCMPeUm,orSytBDriluaocgctrkuarme
Verification
综合
• 第三代EDA的Y图
Behavior Algorithm,
Instruction Set
ALU, MUX,
Structure
Specification
RegisterTransfers
Boolian
Registers
Block
EquationsTransis-
CPU, Diagram
Structure
Specification
RegisterTransfers
Boolian
Registers
Block
EquationsTransis-
CPU, Diagram
tors
Memory
Gates,
Differential-
Flip-Flops
Equations
Polygons Cells