一种高速Viterbi译码器幸存路径管理模块的改进结构

一种高速Viterbi译码器幸存路径管理模块的改进结构
陈亦灏;李成诗;李小进;赖宗声
【期刊名称】《微电子学与计算机》
【年(卷),期】2007(24)8
【摘要】针对高速Viterbi译码器的高速,低延迟,低电路复杂度的要求,在分段执行的Hybrid Trace Forward方法的基础上,提出了一种新的幸存路径管理模块(SMU)结构—固定段长的结构。

对于(m,n,k)的Viterbi译码器,约束长度为k,则固定段长为k-1,既节省了存储空间,又消除了回溯过程,从而降低了延迟时间和电路复杂度。

文中设计了一个(2,1,7)Viterbi译码器的SMU模块,采用固定长度为6的结构。

相比于传统的分段执行的Hybrid Trace Forward结构,译码延迟减小了17%,输出数据间隔减小了33%,并且省去了存储器的使用。

【总页数】4页(P99-101)
【关键词】混合式前向追踪;延迟时间;固定段长;回溯
【作者】陈亦灏;李成诗;李小进;赖宗声
【作者单位】华东师范大学微电子电路与系统研究所
【正文语种】中文
【中图分类】TN4
【相关文献】
1.实现Viterbi 译码器幸存路径存储及译码输出的一种新方法 [J], 付永庆;孙晓岩;李福昌
2.Viterbi译码器的幸存路径存储管理 [J], 刘小林
3.Viterbi译码器的幸存路径存储管理 [J], 刘小林
4.可重构幸存路径管理Viterbi译码器的研究与设计 [J], 张维津;张科峰
5.高速Viterbi译码器中幸存路径存储单元的设计与实现 [J], 张昌芳;雷菁
因版权原因，仅展示原文概要，查看原文内容请购买。